add FPGA argument to DDR3SoC
[ls2.git] / src /
drwxr-xr-x   ..
-rw-r--r-- 9573 crg.py
-rw-r--r-- 12967 ls2.py