Implement a decode/issue FSM between fetch and execute
[soc.git] / src / soc / regfile /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
drwxr-xr-x - formal
-rw-r--r-- 13325 regfile.py
-rw-r--r-- 6733 regfiles.py
-rw-r--r-- 996 util.py
-rw-r--r-- 6279 virtual_port.py