fixedload: switch lbz to XLEN
[openpower-isa.git] / openpower / isa / fixedload.mdwn
index 5a64265a84bc5358dd218c6ba3b31d1dc870c5b6..9d7d8ce642c4578be8d772439b5773dac3b8bcc2 100644 (file)
@@ -36,7 +36,7 @@ Pseudo-code:
 
     b <- (RA|0)
     EA <- b + EXTS(D)
-    RT <- [0]*56 || MEM(EA, 1)
+    RT <- ([0] * (XLEN-8)) || MEM(EA, 1)
 
 Special Registers Altered:
 
@@ -52,7 +52,7 @@ Pseudo-code:
 
     b <- (RA|0)
     EA <- b + (RB)
-    RT <- [0] * 56 || MEM(EA, 1)
+    RT <- ([0] * (XLEN-8)) || MEM(EA, 1)
 
 Special Registers Altered:
 
@@ -67,7 +67,7 @@ D-Form
 Pseudo-code:
 
     EA <- (RA) + EXTS(D)
-    RT <- [0] * 56 || MEM(EA, 1)
+    RT <- ([0] * (XLEN-8)) || MEM(EA, 1)
     RA <- EA
 
 Special Registers Altered:
@@ -83,7 +83,7 @@ X-Form
 Pseudo-code:
 
     EA <- (RA) + (RB)
-    RT <- [0] * 56 || MEM(EA, 1)
+    RT <- ([0] * (XLEN-8)) || MEM(EA, 1)
     RA <- EA
 
 Special Registers Altered:
@@ -100,7 +100,7 @@ Pseudo-code:
 
     b <- (RA|0)
     EA <- b + EXTS(D)
-    RT <- [0] * 48 || MEM(EA, 2)
+    RT <- ([0] * (XLEN-16)) || MEM(EA, 2)
 
 Special Registers Altered:
 
@@ -116,7 +116,7 @@ Pseudo-code:
 
     b <- (RA|0)
     EA <- b + (RB)
-    RT <- [0] * 48 || MEM(EA, 2)
+    RT <- ([0] * (XLEN-16)) || MEM(EA, 2)
 
 Special Registers Altered:
 
@@ -131,7 +131,7 @@ D-Form
 Pseudo-code:
 
     EA <- (RA) + EXTS(D)
-    RT <- [0] * 48 || MEM(EA, 2)
+    RT <- ([0] * (XLEN-16)) || MEM(EA, 2)
     RA <- EA
 
 Special Registers Altered:
@@ -147,7 +147,7 @@ X-Form
 Pseudo-code:
 
     EA <- (RA) + (RB)
-    RT <- [0] * 48 || MEM(EA, 2)
+    RT <- ([0] * (XLEN-16)) || MEM(EA, 2)
     RA <- EA
 
 Special Registers Altered:
@@ -435,8 +435,6 @@ Special Registers Altered:
 
     None
 
-<!-- MISSING stq -->
-
 <!-- Section 3.3.5 Fixed-Point Load and Store with Byte Reversal Instructions page 60 -->
 
 # Load Halfword Byte-Reverse Indexed
@@ -456,8 +454,6 @@ Special Registers Altered:
 
     None
 
-<!-- MISSING sthbrx -->
-
 # Load Word Byte-Reverse Indexed
 
 X-Form
@@ -476,8 +472,6 @@ Special Registers Altered:
 
     None
 
-<!-- MISSING stwbrx -->
-
 
 <!-- Section 3.3.5.1 64-Bit Load and Store with Byte Reversal Instructions page 61 -->
 
@@ -501,8 +495,6 @@ Special Registers Altered:
 
     None
 
-<!-- MISSING stdbrx -->
-
 <!-- Section 3.3.6 Fixed-Point Load and Store Multiple Instructions page 62 -->
 
 # Load Multiple Word
@@ -515,7 +507,7 @@ Pseudo-code:
 
     b <- (RA|0)
     EA <- b + EXTS(D)
-    r <- RT
+    r <- RT[0:63]
     do while r <=  31
         GPR(r) <- [0]*32 || MEM(EA, 4)
         r <- r + 1
@@ -525,6 +517,3 @@ Special Registers Altered:
 
     None
 
-<!-- MISSING stmw -->
-
-