Remove uses of the RE signal on field registers

[litex.git] / software / include / hw / dfii.h

diff --git a/software/include/hw/dfii.h b/software/include/hw/dfii.h
index d90c75a8e709770d7d8675f8ff6a228d0c07edb7..fce38cf319f5418e2b79f8eade4174f1803e886e 100644 (file)
--- a/software/include/hw/dfii.h
+++ b/software/include/hw/dfii.h
@@ -12,46 +12,48 @@
 #define DFII_CONTROL_CKE               0x02
 
 #define CSR_DFII_COMMAND_P0            DFII_CSR(0x04)
-#define CSR_DFII_AH_P0                 DFII_CSR(0x08)
-#define CSR_DFII_AL_P0                 DFII_CSR(0x0C)
-#define CSR_DFII_BA_P0                 DFII_CSR(0x10)
-#define CSR_DFII_WD0_P0                        DFII_CSR(0x14)
-#define CSR_DFII_WD1_P0                        DFII_CSR(0x18)
-#define CSR_DFII_WD2_P0                        DFII_CSR(0x1C)
-#define CSR_DFII_WD3_P0                        DFII_CSR(0x20)
-#define CSR_DFII_WD4_P0                        DFII_CSR(0x24)
-#define CSR_DFII_WD5_P0                        DFII_CSR(0x28)
-#define CSR_DFII_WD6_P0                        DFII_CSR(0x2C)
-#define CSR_DFII_WD7_P0                        DFII_CSR(0x30)
-#define CSR_DFII_RD0_P0                        DFII_CSR(0x34)
-#define CSR_DFII_RD1_P0                        DFII_CSR(0x38)
-#define CSR_DFII_RD2_P0                        DFII_CSR(0x3C)
-#define CSR_DFII_RD3_P0                        DFII_CSR(0x40)
-#define CSR_DFII_RD4_P0                        DFII_CSR(0x44)
-#define CSR_DFII_RD5_P0                        DFII_CSR(0x48)
-#define CSR_DFII_RD6_P0                        DFII_CSR(0x4C)
-#define CSR_DFII_RD7_P0                        DFII_CSR(0x50)
-
-#define CSR_DFII_COMMAND_P1            DFII_CSR(0x54)
-#define CSR_DFII_AH_P1                 DFII_CSR(0x58)
-#define CSR_DFII_AL_P1                 DFII_CSR(0x5C)
-#define CSR_DFII_BA_P1                 DFII_CSR(0x60)
-#define CSR_DFII_WD0_P1                        DFII_CSR(0x64)
-#define CSR_DFII_WD1_P1                        DFII_CSR(0x68)
-#define CSR_DFII_WD2_P1                        DFII_CSR(0x6C)
-#define CSR_DFII_WD3_P1                        DFII_CSR(0x70)
-#define CSR_DFII_WD4_P1                        DFII_CSR(0x74)
-#define CSR_DFII_WD5_P1                        DFII_CSR(0x78)
-#define CSR_DFII_WD6_P1                        DFII_CSR(0x7C)
-#define CSR_DFII_WD7_P1                        DFII_CSR(0x80)
-#define CSR_DFII_RD0_P1                        DFII_CSR(0x84)
-#define CSR_DFII_RD1_P1                        DFII_CSR(0x88)
-#define CSR_DFII_RD2_P1                        DFII_CSR(0x8C)
-#define CSR_DFII_RD3_P1                        DFII_CSR(0x90)
-#define CSR_DFII_RD4_P1                        DFII_CSR(0x94)
-#define CSR_DFII_RD5_P1                        DFII_CSR(0x98)
-#define CSR_DFII_RD6_P1                        DFII_CSR(0x9C)
-#define CSR_DFII_RD7_P1                        DFII_CSR(0xA0)
+#define CSR_DFII_COMMAND_ISSUE_P0      DFII_CSR(0x08)
+#define CSR_DFII_AH_P0                 DFII_CSR(0x0C)
+#define CSR_DFII_AL_P0                 DFII_CSR(0x10)
+#define CSR_DFII_BA_P0                 DFII_CSR(0x14)
+#define CSR_DFII_WD0_P0                        DFII_CSR(0x18)
+#define CSR_DFII_WD1_P0                        DFII_CSR(0x1C)
+#define CSR_DFII_WD2_P0                        DFII_CSR(0x20)
+#define CSR_DFII_WD3_P0                        DFII_CSR(0x24)
+#define CSR_DFII_WD4_P0                        DFII_CSR(0x28)
+#define CSR_DFII_WD5_P0                        DFII_CSR(0x2C)
+#define CSR_DFII_WD6_P0                        DFII_CSR(0x30)
+#define CSR_DFII_WD7_P0                        DFII_CSR(0x34)
+#define CSR_DFII_RD0_P0                        DFII_CSR(0x38)
+#define CSR_DFII_RD1_P0                        DFII_CSR(0x3C)
+#define CSR_DFII_RD2_P0                        DFII_CSR(0x40)
+#define CSR_DFII_RD3_P0                        DFII_CSR(0x44)
+#define CSR_DFII_RD4_P0                        DFII_CSR(0x48)
+#define CSR_DFII_RD5_P0                        DFII_CSR(0x4C)
+#define CSR_DFII_RD6_P0                        DFII_CSR(0x50)
+#define CSR_DFII_RD7_P0                        DFII_CSR(0x54)
+
+#define CSR_DFII_COMMAND_P1            DFII_CSR(0x58)
+#define CSR_DFII_COMMAND_ISSUE_P1      DFII_CSR(0x5C)
+#define CSR_DFII_AH_P1                 DFII_CSR(0x60)
+#define CSR_DFII_AL_P1                 DFII_CSR(0x64)
+#define CSR_DFII_BA_P1                 DFII_CSR(0x68)
+#define CSR_DFII_WD0_P1                        DFII_CSR(0x6C)
+#define CSR_DFII_WD1_P1                        DFII_CSR(0x70)
+#define CSR_DFII_WD2_P1                        DFII_CSR(0x74)
+#define CSR_DFII_WD3_P1                        DFII_CSR(0x78)
+#define CSR_DFII_WD4_P1                        DFII_CSR(0x7C)
+#define CSR_DFII_WD5_P1                        DFII_CSR(0x80)
+#define CSR_DFII_WD6_P1                        DFII_CSR(0x84)
+#define CSR_DFII_WD7_P1                        DFII_CSR(0x88)
+#define CSR_DFII_RD0_P1                        DFII_CSR(0x8C)
+#define CSR_DFII_RD1_P1                        DFII_CSR(0x90)
+#define CSR_DFII_RD2_P1                        DFII_CSR(0x94)
+#define CSR_DFII_RD3_P1                        DFII_CSR(0x98)
+#define CSR_DFII_RD4_P1                        DFII_CSR(0x9C)
+#define CSR_DFII_RD5_P1                        DFII_CSR(0xA0)
+#define CSR_DFII_RD6_P1                        DFII_CSR(0xA4)
+#define CSR_DFII_RD7_P1                        DFII_CSR(0xA8)
 
 #define DFII_COMMAND_CS                        0x01
 #define DFII_COMMAND_WE                        0x02