fix more imports
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Wed, 11 Mar 2020 18:19:08 +0000 (18:19 +0000)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Wed, 11 Mar 2020 18:19:08 +0000 (18:19 +0000)
src/soc/minerva/units/divider.py
src/soc/minerva/units/multiplier.py

index fcc0a795ef0cbfc7ec984a268f5b4827061a2162..42deafbd306f0e42e34ce1f3232e4122a7e5fd05 100644 (file)
@@ -1,4 +1,4 @@
-from nmigen import Elaboratable, Signal, Mux, Cat
+from nmigen import Elaboratable, Module, Signal, Mux, Cat, C
 
 from ..isa import Funct3
 
index c79d987ef290352ff5e201712b82cf62ebee68af..212e7f485f81ca07dd61792d8a01f02d7065bb01 100644 (file)
@@ -1,4 +1,4 @@
-from nmigen import Elaboratable, Module, Signal, Cat, Mux
+from nmigen import Elaboratable, Module, Signal, Cat, Mux, C
 
 from ..isa import Funct3