feat(stage2.py): Added extra 2 gpios to match the dummy pinset example

feat(stage2.py): Starting to automate the tests to run

feat(stage2.py): Added the GTKWave doc generator func

feat(stage2.py): Clean up and made sure ports are yield'd

feat(stage2.py): Converted iomux pad/perith connections to for-loop

feat(stage2.py): iomux blocks added to parametrisable dict

feat(stage2.py): Added peripheral Rec/Sig declaration based on given dict

feat(stage2.py): Added I2C back in

feat(stage2.py): Added new pads now tested with uart

feat(stage2.py): Moved peripherals into the 'pins' dict, only gpio tested

feat: I2C demo test now loopback

feat(stage2.py): Changed UART test to loopback config.

Added gpio demo, parametrised pads

Added i2c demo

Improved bit-bang UART test func for demo

Adding first manual mux experiment

Adding stage2 file for auto-gen of the pinmux block test

rename to fabric

fixed list bracket typo

move VSS/VDD a little further in on RGMII on ngi_router
4 pins in from end not quite enough.
6 is better

Changed ls2 to ngi_router

Fixed gpio W number

move power pins in on West side, swap I2C and 3 GPIO to end

remove GPIOS/E from scenario

overlapping GPIO on E

add RG0 and RG1 to descripiton

Added GPIOs to W bank

increase GPIO E to 19 pins, fit one more EINT back in

add GPIOs to south bank, move UART SPI SDR over by one (Mux1 column)

Forgot to change pin num

Added GPIO and muxed RGMII1

start batch from 4 for rgmii

Split rgmii on N side, but not as expected (see svg)

* added RGMII-2 across multiple split areas on E
* extended GPIOE from 16 to 18 pins
* reduced EINT from 3 to 2 and moved it to mux 2

move GPIO and JTAG a little bit on E side (for RGMII interface 1)

Added ls2 svg, added rgmii to N bank

Added ls2 to spec type

Adding copy of ls180 for new soc (ls2)

whoops, reading pad bankwidths (mux widths) not bank sizes

add print debugs

Pinmux now accepts dummy pinset to change port names

Added comment

Fixed print formatting

Improved iomux logic based on lessons from gpio block. Test ordered or randomised.

Added granuality assert (for now)

Fixed the we usage as explained by Luke in bug #762 c#26

Added the driver changes to support WB sel control, also code is more flexible if granuality changes

Changed ack behaviour for rd (1 clk) and wr (2 clk)

Removed redundant use of Array()

Finally put together fix based on Luke's suggestion in bug #762 c#18...took a bit more time to work out Layout, 1-clk delay required.

Clean up gpio code

Fixed the rd transaction, had to delay ack

replaced duplicate code with functions, almost working

Simplified rd bus connection, almost working, need to debug

Implemented fix suggested by luke, bug 762 c#16, not quite working yet

Multibus connection to different GPIOs fixed for read and write, however need to debug when awake

Added some gpio logic, still need reading implemented

Fixed GPIO block issue that accessed out of bounds Array()

Forgot to add m.d.comb... Now need to debug gpio

Added signals to export for il

top level signals not showing up yet

Fixed issue with single gpio not working

created file for 1-pin pinmux, not working yet

cleanup

Converted to comb logic

Added basic toggle test. Need to convert to comb domain, too much waiting going on with clk transitions...

single i/o/oe pin IOMux working (test needs improving).

Finally got iomux test running (but block not working yet)

Added rd/wr methods to GPIO manager

Added gtkw doc generation to simple gpio block test

Added GTKWave doc generation

Added reverse arg fix, tests working

Original 4 JTAG test cases working, woohoo!

Getting closer, now playing with result printing for test comparison

Made progress in figuring out JTAG. Getting TDO, still need more testing

Created GPIOManager class for tracking config state, setting/reading configuration.

Created gpio manager class for easier control of individual and group gpios

Trying to debug the TDO issue with JTAG test

Replaced hard-coded config shifts with auto-generated dict from the csrbus layout. Removed redundant signals replaced by gpio_ports. Multi-row addressing not working yet.

Added WB data wordsize param, added gpio port layout

Added prefix to layout, modifyingfunctions for testing

multi-gpio config working, needs further testing.

Fixed gpio_addr. Output/input asserts working. Need clean up and documenting

Fixed issue with out/in not updating io. Now issue with address resetting...

Moved config update to combinatorial. Still need to figure out input state read

Added fixes to Record. ie not being driven correctly.

Added Record for GPIO config, not working yet

Implemented GPIO changes discussed yesterday (except fitting multiple GPIOs in one word). Still sorting out sim

Made changes discussed in IRC, will fix sim tomorrow

Created and started making a basic IO mux block, unit test next.

Cleaned up old comments

Added a few TODOs

CSR, output setting working. Input reading (and setting by sim) working.

GPIO extension almost working, input still needs fix to the set function

First test of autopep8

Removed test_case1 as it is now redundant, removed extra redundant code.

Improve JTAG test code clarity for future expansion

Made JTAG test case into a function to improve clarity

Started on implementing i/oe/bank_sel

Adding simple_gpio from soc repo, not modified yet.