Replaced hard-coded config shifts with auto-generated dict from the csrbus layout. Removed redundant signals replaced by gpio_ports. Multi-row addressing not working yet.

Added WB data wordsize param, added gpio port layout

Added prefix to layout, modifyingfunctions for testing

multi-gpio config working, needs further testing.

Fixed gpio_addr. Output/input asserts working. Need clean up and documenting

Fixed issue with out/in not updating io. Now issue with address resetting...

Moved config update to combinatorial. Still need to figure out input state read

Added fixes to Record. ie not being driven correctly.

Added Record for GPIO config, not working yet

Implemented GPIO changes discussed yesterday (except fitting multiple GPIOs in one word). Still sorting out sim

Made changes discussed in IRC, will fix sim tomorrow

Created and started making a basic IO mux block, unit test next.

Cleaned up old comments

Added a few TODOs

CSR, output setting working. Input reading (and setting by sim) working.

GPIO extension almost working, input still needs fix to the set function

First test of autopep8

Removed test_case1 as it is now redundant, removed extra redundant code.

Improve JTAG test code clarity for future expansion

Made JTAG test case into a function to improve clarity

Started on implementing i/oe/bank_sel

Adding simple_gpio from soc repo, not modified yet.

Almost finished asserts in unit test, starting cleanup.

ios_keys output control working

Fixed mistake of double jtag writing

Refactored jtag sim test, made four basic test cases (no asserts yet).

Added bs addr for different test modes, still need to add comprehensive tests for both connected/disconnected core/pad

Figured out how to send jtag bs stream, and how to read, now need to add asserts.

Tried using other jtag_ commands, still need some extra config to fill shift reg

Added DMI and WB code from test_jtag_tap, basic pad/core toggling not working yet

Changed jtag function imports to use test_jtag_tap, pad/core pin toggling not working yet

Solved one issue, found another. See bug #50 c#72

Added jtag bs core/pad toggling, not working yet

Removed redunant jtag files that already reside in soc repo

Started working on jtag bs chain test

get access to jtag boundary scan pads for uart_0_tx/rx

added i2c/uart prints to the debug test

Added I2C test based on the UART and GPIO tests

Basic UART test working

Starting to write UART test

Unit test now covers i/o/oe. Extra debug prints moved to separate test case.

Added assert test for all input oand gpio_o_test combinations.

remove code trying to treat Pins/Resources as Signals/Records (again)

Trying to read core input, possibly a pin again

Added input toggling, still implementing

Added asserts for gpios 2/3

Moved main code under if __main__ statement for clarity.

sort out mess of trying to access the Pin resource instead of the pad
it was connected to.  faillllll

Changed assert, TypeError occurring with pad output.

GPIO output test waveforms working, asserts not working yet.

In process of writing test case outlined in bug50 c#60, not finished

Can control gpio input via resource_table_pads

more messing about

bit of exploration

testing comments

GPIO o/oe can be controlled for unit testing, still need to figure out inputs.

Able to control gpio oe signal, not properly though.

add gpio and start doing print-outs to find out what is in Blinker.gpio

Returned code I removed, fixed my test case, added example test from cesar. Can't figure out signal names to drive.

Test case 0 for sanity, not working

add pinmux docs

move prototype / proof-of-concept code from ASICPlatform / Blinker test
into actual JTAG class.  start tidyup

turn bi-directional GPIO pads back into triplet independent
i/o/oe pads

connect up Platform resources to pads

take record of boundary scan pads to make a set of ports for rtlil

add a core-mgr *and* a pad-mgr to JTAG class so that an *entire* set
of "resources" is connected inside the module... *outside* of the Platform.
the Platform then only needs a straight port-to-port connection *NOT*
"the Platform connects up JTAG Boundary Scan"

reworking IO, morphing to make JTAG independent of Platform.build()

move padlookup into JTAG class (hacked at the moment)

move pin-adding into separate function in JTAG class

move ResourceManager into JTAG object, rename it to core_mgr

double-inversion

add JTAG IO pads out

sort out ordering of modules

Added iotype comment l18

add ASICPlatform override of toolchain_prepare and some notes

copied more code, still broken

Added code from jtag srv test, not working

Edited to use soc imports, not working

Added jtagutils and openpower state dependency for borrowed jtag test cases, see bug #50

Added more dependencies, but there's a hiccup with another dependency...

Adding JTAG server/client copy from soc repo, still need more fixes

Copying jtag test file from soc repo

Added comb logic for get_input_output

aiyaaaargh, re-route data through pad/core ports, no idea what to do

add intermediary signal to track things down

wooow totally ridiculously complicated.  forgot that pad resources
have their own pin which of course needs connecting as well

okaaaay i worked out how to do bi-directional IO:
create a width of 3, and have the 3 pins named i, o and oe

Removed tribuf from get_tristate, not working, see bug #50

Added get_tristate JTAG connection

Added get_input_output, will add diagram on wiki later. Demo hasn't used it yet.

Added get_output jtag connection

PEP8

whoops syntax error

tidyup

sort out pad/core link

Added comb routing to get_input, not working yet

add some print statements and comments explaining what the heck is going on

redo JTAG to not use Pins clas, it is by pinspec
not by resources

therefore forget Pins class and wire up jtag IOConn directly by calling
C4MJTAG.add_io() directly

next step is to wire up the Shift Register stuff

replace DummyPlatform with ASICPlatform

reduce GPIO down to 4