examples/graycounter: use new simulator

test/examples: do not attempt to run deleted examples

sim: support clock domains without sync

simulator: support generators

new simulator: basic execution

fhdl/tools: add input lister

style

fhdl: remove features new simulator won't use

remove genlib.misc.optree (use reduce instead)

dvisampler/edid: fix sda sampling, needs to be similar to scl.

Video sources with high scl frequency were not able to access EDID information through I2C.
I2C start was not detected correctly and was randomly reseting the fsm during transfers.(seen with litescope)

fixed bug in value_bits_sign of mul operatiors

mibuild -> migen.build

Merge pull request #31 from burnpanck/fix-value_bits_sign-mul

fix bug in value_bits_sign of mul operatiors

travis: only upload package when not building a pull request

fixed bug in value_bits_sign of mul operatiors

Allow installing tools to a prefix.

(Defaults to /usr/local.)

create liteethmini and move liteeth to a separate repo (https://github.com/enjoy-digital/liteeth)

LiteEthMini is a subset of LiteEth intended to be used with a CPU and a software stack.

remove litepcie_phy_wrappers submodule

targets: remove USBSoC from minispartan6 (example available here: https://github.com/enjoy-digital/scarab-soc)

move liteusb to a separate repo (https://github.com/enjoy-digital/liteusb)

move litesata to a separate repo (https://github.com/enjoy-digital/litesata)

move litescope to a separate repo (https://github.com/enjoy-digital/litescope)

move litepcie to a separate repo (https://github.com/enjoy-digital/litepcie)

AutoCSR: refactor common gatherer code

Simulator will be rewritten

Remove code that will be into MiSoC or other packages.

mibuild/altera/common: use Altera instead of Quartus (coherency with xilinx/common)

misoclib/soc: fix add_constant when used for strings

litecores: remove unneeded AutoCSR inheritance in example designs (thanks William D. Jones)

litescope/core/port: fix missing self.comb...

litescope/core/port: fix EdgeDetector CSRs names

litescope/core/port: fix LiteScopeEdgeDetector (refactoring issues)

liteth/phy: simplify clk_freq in LiteEthPHY autodetect function (thanks Sebastien)

sdram/phy/s6ddrphy: fix comment on S6QuarterRateDDRPHY

sdram/module: add P3R1GE4JGF DDR2 (Atlys) and MT41J128M16 DDR3 (Opsis, Novena) modules.

sdram/phy/s6ddrphy: add S6QuarterRateDDRPHY to run DDR3 at higher frequencies.

Built on top of S6HalfRateDDRPHY, exposes a 4 phases DFI interface to the controller with a 2x slower clock.
Validated on the Numato Lab opsis board (50MHz sys_clk/ DDR400), should also work on the Novena laptop (same DDR3 module).

liteeth/phy: fix autodetect (clk_freq not necessary passed in kwargs)

sdram/phy/s6ddrphy: rename S6DDRPHY to S6HalfRateDDRPHY and use ORed wrdata_en/rddata_en (the controller already manages that)

README: small update

sdram/module: cleanup indent

litecores: add -Ob option to make.py (allow to build with yosys for example)

liteeth/phy: only use clk_freq for LiteEthPHYGMIIMII in autodetect

migen/actorlib/packet: fix source.error in Depacketizer

mibuild/xilinx/ise: update synthesis with yosis

tools/flterm: replace int(a, 16) with int(a, 0) for --kernel-adr

tools/flterm.py: cleanup kernel-adr argument parsing

Use shutil rather then rm -rf command.

Use shell for globbing in clean.

All commands run should be checked.

tools/flterm.py: some cleanup and fix last frame data that was not transmitted

unwinder: update.

migen/flow/actor: fix sop/eop validation in PipelinedActor (stb can be inactive when pipe_ce is active)

libdyld: add const qualifiers.

libbase: add const qualifiers.

libdyld: all ELF relocations may refer to the current object.

liteeth/phy: rename rgmii to s6rgmii since specific to Spartan6

Also remove autodetection support for RGMII. For it to work we would need to pass the device we are building for.

liteeth: add rgmii phy

Port fpgalink_programmer to use newer fl library.

  * See change in https://github.com/makestuff/libfpgalink/commit/2074e51a334f5a5c2ea78f4919d01b379d4ba2ef

sdram/phy/s6ddrphy: add DDR3 support

sdram/phy/initsequence: add burst chop 4 (BC4) for DDR3

This is needed for half rate controllers with burst length of 4.
For best efficiency quarter rate controllers should be used.

libunwind: build with -DNDEBUG.

dyld: style

libdyld: handle existing but undefined symbols during lookup.

libdyld: R_*_RELATIVE never specify a symbol.

libdyld: handle unaligned relocations.

unwinder: update.

libdyld: add support for R_OR1K_{NONE,32,GLOB_DAT}.

libbase: also pass exception PC and EA to exception handler.

libbase: downstream users should provide fprintf.

libdyld: fix dyld_lookup algorithm.

libdyld: fix DT_HASH address calculation.

software/common.mak: use PYTHON env var

try to use the new anaconda-client

Export _cache_init from crt0.S.

Implement a dynamic linker.

Update libunwind submodule.

bios/sdram: fix error_cnt computation in memtest

libbase: define intptr_t.

Enable ror, ffl1 and addc for OR1K.

Make sure the BIOS file ends on an aligned boundary.

If it does not, the address to which mkmscimg.py writes the CRC
and the address from which it is read could differ.

Don't build base libraries and BIOS with -fPIC after all.

ise: do not use LCK_cycle:6 by default

mor1kx: enable ADDC, CMOV and FFL1 instructions

soc: increase default BIOS size

Merge branch 'master' of https://github.com/m-labs/misoc

update lm32 with "Switch to -fPIC" changes.

Pass -integrated-as to clang.

This avoids misdetection of target assembler by clang.

pipistrello: fix cts/rts

* use the same perspective as for tx/rx (flipped w.r.t. the ftdi chip)
* add pullups in case target or host attempt to use handshaking

platforms/kc705: add GPIO SMA

resetless -> reset_less

fhdl: allow use of ResetSignal() on resetless clock domains

Update libbase/linker-sdram.ld with -fPIC support.

Switch to -fPIC.

Using -fPIC for everything allows to link the MiSoC static libraries
both into static images such as the BIOS as well as
into shared libraries.

Remove useless includes pulled in by libunwind.

These aren't used by libunwind in any configuration and
should be also removed in upstream.

Add libunwind.

Add a stub getenv() implementation.

This is not strictly necessary to build libunwind (it can
be built with -DNDEBUG), but it will be handy while it is
debugged.

It can be removed afterwards.

Add a stub pthread header.

The header implements only the pthread rwlock interface, which
never actually locks.

This is necessary to build libunwind.

Add headers for the dynamic linker interface.

These are required for libunwind to discover
the exception frame headers.

Add a stub C++ standard library.

This is necessary to build libunwind.

Add basic inttypes.h.

This is taken from glibc. Only PRI* definitions are imported;
functions are not.