tftp.c: use symbolic constants for protocol opcodes

microudp.c: avoid redundant accesses into multi-level structures

Change license to 2-clause BSD

update README

adapt to new CSR API

dvisampler/chansync: use Record.raw_bits()

dvisampler/clocking: insert DCM_CLKGEN before PLL

software/videomixer: use new csr.h

bus/csr/SRAM: fix Module conversion errors

fhdl: support len() on all values

edid.py: sample SCL only every 64 clock cycles, to avoid bouncing

Possibly due to SCL rising fairly slowly (in the 0.5-1 us range),
bouncing has been observed while crossing the "forbidden" region
between Vil(max) and Vih(min).

By lowering the sample rate from once per system clock to once
every 64 clock cycles, we make sure we sample at most once during
the bounce interval and thus never see a false edge. (Although we
may see a rising edge one sample time late, which is perfectly
harmless.)

mibuild: define memory card pins of the Milkymist One platorm

This patch adds the memory card pins to the M1 platform definition in
mibuild.

I've tentatively named them "mmc". As far as I can tell, "MMC" is not
trademarked ("MultiMediaCard" the new "eMMC" would be), and "MMC" is
commonly used in the industry in a descriptive way to refer to this
sort of interface.

The original Verilog-based M1 calls the interface "mc", but since
several names have changed between milkymist and -ng, I thought I'd
use a more familiar name.

Usage example (clock signal divided by powers of two on the MMC TPs):
https://github.com/wpwrak/ming-ddc-debug/blob/counter-on-mmc/build.py

- Werner

fhdl/verilog/_printinit: initialize undriven Special inputs (bug reported by Florent Kermarrec)

ioo+pytholite: use new Module API

fhdl/visit: add TransformModule

ioo: move to genlib

uio: remove Trampoline (Python 3.3 provides generator delegation instead)

framebuffer: use new flow API

flow: match record fields by position

genlib/record/connect: add match_by_position

flow: use Module and new Record APIs

platforms: add Papilio Pro

crg: apply constraint to IO pins, not internal signals

add stb signal

dfii: adapt to new Record API

flow: adapt to new Record API

bus: replace simple bus module with new bidirectional Record

New bidirectional-capable Record API

New CSR API

Convert to new CSR API

fhdl/module/finalize: pass additional args to do_finalize

framebuffer: larger counters

m1crg: reset VGA clock generator

framebuffer: process two pixels per system clock cycle

top: allocate one more ASMI port to framebuffer

m1crg: allow up to 150MHz pixel clock

crg: support VGA pixel clock reprogramming

crg: use new platform.request

altera_quartus: fix clock domain name

adapt to mibuild & migen changes

Support for platform info

Use new Mibuild generic_platform API

generic_platform: remove obj in request + add lookup_request

fhdl/specials: clean up clock domain handling

framebuffer: RGBA -> ARGB

fb: better ordering of pixels within ASMI words

actorlib/structuring/Cast: support inversion

bank/csrgen/BankArray: retain name information

bank/description/Register: add get_size

Automatically build CSR access functions

software/include/base: C++ compatibility

software/common.mak: add C++ definitions

genlib/record: use getattr instead of __dict__

genlib/record: add eq

software/videomixer: report char position + detected resolution, detect phase at beginning

dvisampler: add resolution detection

dvisampler/charsync: report position

dvisampler/decoding: set C to 0 during data

dvisampler/charsync: fix found_control signal

software/stddef.h: c++ compat for NULL

add Run Length Encoding

xilinx_ise: fix clock domain names

dvisampler: clean up EDID data

remove doc (to be re-written)

simplify recorder

dvisampler: decode before channel sync

dvisampler: decoding

dvisampler: channel synchronization

genlib/fifo: simple synchronous FIFO

fhdl/module: support clock domain remapping of submodules

clean up

update driver api

clean up/fixes

dvisampler: character synchronization

dvisampler/datacapture: deserialize to 10 bits

dvisampler/clocking: generate pix reset

software/videomixer: quick hack for phase detection

fix uart2Csr and update miio example

software: add videomixer base files

software/bios: change boot order

genlib/cdc/MultiReg: output clock domain defaults to sys

dvisampler: software controlled phase detector

examples/sim/fir: convert to new API

update de0nano example/ remove de1 (wip)

Add uart2csr

dvisampler/clocking: proper pix5x reset synchronization

dvisampler: use pix5x as IODELAY clock

fhdl/verilog: optionally disable clock domain creation

generic_platform: do not create clock domains during Verilog conversion

examples/basic/arrays: demonstrate lowering of Array in Instance expression

Lowering of Special expressions + support ClockSignal/ResetSignal

Use Instance.Input(..., ClockSignal/ResetSignal) instead of Instance.ClockPort/ResetPort

fhdl/tools/_ArrayLowerer: complete support for arrays as targets

fhdl/tools/value_bits_sign: support not

m1crg: set CLKIN_PERIOD for vga_clock_gen

dvisampler/datacapture: connect IODELAY IOCLK0

dvisampler/datacapture: fix tap counter reg

dvisampler: fixes

fhdl/structure: style fix

Merge pull request #6 from larsclausen/master

Minor improvements