add register specs to pipeline in/out so that they can be used to connect up
[soc.git] / src / soc / experiment /
drwxr-xr-x   ..
-rw-r--r-- 10428 alu_hier.py
-rw-r--r-- 8686 compalu.py
-rw-r--r-- 12793 compalu_multi.py
-rw-r--r-- 18432 compldst.py
-rw-r--r-- 24598 compldst_multi.py
-rw-r--r-- 15180 cscore.py
-rw-r--r-- 15822 l0_cache.py
-rw-r--r-- 48355 score6600.py
-rw-r--r-- 50438 score6600_multi.py
-rw-r--r-- 2323 sim.py
-rw-r--r-- 584 testmem.py