wishbone: fix SRAM; improve tests for Decoder & Arbiter
[nmigen-soc.git] / nmigen_soc / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 11345 test_csr_bus.py
-rw-r--r-- 7115 test_csr_wishbone.py
-rw-r--r-- 12833 test_memory.py
-rw-r--r-- 27249 test_wishbone_bus.py