wishbone: optimise SRAM addr_width
[nmigen-soc.git] / nmigen_soc / wishbone /
drwxr-xr-x   ..
-rw-r--r-- 39 __init__.py
-rw-r--r-- 19859 bus.py
-rw-r--r-- 2185 sram.py