missing a fastregs write-port
[soc.git] / src / soc / regfile /
drwxr-xr-x   ..
drwxr-xr-x - formal
-rw-r--r-- 9467 regfile.py
-rw-r--r-- 4563 regfiles.py
-rw-r--r-- 298 util.py
-rw-r--r-- 5803 virtual_port.py