add extra INT regs port for now, add Fast Regfile
[soc.git] / src / soc / regfile /
drwxr-xr-x   ..
-rw-r--r-- 9186 regfile.py
-rw-r--r-- 3934 regfiles.py
-rw-r--r-- 5803 virtual_port.py