- print (alu, alu.rd_rel_o)
- if isinstance(alu, LDSTCompUnit) or \
- isinstance(alu, CompUnitBR) or \
- isinstance(alu, ComputationUnitNoDelay):
- dummy1 = Signal(64, reset_less=True)
- dummy2 = Signal(64, reset_less=True)
- dummy3 = Signal(64, reset_less=True)
- go_wr_l.append(dummy1)
- go_rd_l0.append(dummy2)
- go_rd_l1.append(dummy3)
- else:
- rd_rel0_l.append(alu.rd_rel_o[0])
- rd_rel1_l.append(alu.rd_rel_o[1])
- go_wr_l.append(alu.go_wr_i[0])
- go_rd_l0.append(alu.go_rd_i[0])
- go_rd_l1.append(alu.go_rd_i[1])
- rd_rel0_l.append(Const(0, 64)) # FIXME
- rd_rel1_l.append(Const(0, 64)) # FIXME
+ print (alu, "rel", alu.req_rel_o, alu.rd_rel_o)
+ rd_rel0_l.append(alu.rd_rel_o[0])
+ rd_rel1_l.append(alu.rd_rel_o[1])
+ go_wr_l.append(alu.go_wr_i)
+ go_rd_l0.append(alu.go_rd_i[0])
+ go_rd_l1.append(alu.go_rd_i[1])