split out div/sqrt/rsqrt trials to separate module

tidyup a bit

reduce n_comb_stages for fpdiv first setup

add magic constants comment

add some voodoo magic extra bits on the input numbers in fpdiv

reorganise loop

update explanatory comments

add fpdiv 16/32 regression/coverage tests

corrections to mantissa length, FP16/32/64 DIV work (preliminary)

FP16 DIV seems to be working

more random experimenting

random modifications

random modifications got semi-correct output

continuing experimentation

add twin MSB alignment / denormalisation (from FPMUL)

experimenting

set fraction width to zero

remove FIXMEs

put am0 into top bits of dividend

add roundup to nearest radix

rename long parameter name to shorter n_stages

remove stage-work-reduction for now

divide number of stages by radix and by required comb_stages?

fix div specialcases

config/setup/imports

add missing ispec/ospecs

remove unneeded code

remove div1.py

whitespace

more imports / syntax errors

set up DivPipeCoreConfig back in FPDIVMuxInOut, syntax errors

sort out weirdness in FPDIVBasePipe initialisation

fix imports

compare_rhs is a multi-bit value (cant use bool())

match mantissa width up in div config

rename exponent_width to e_width, mantissa_width to m_width (shorter)

create get_core_config function

restore important modifications that seemed to be lost

compensate for div answer being in range 0.49999 to 1.99998

add comment on what mantissas represent

update comments

add an absolute count on the stages

add an absolute count on the stages

get DivPipeOutputData converted to mantissa + overflow format

start also putting in additional DivPipe*Stage usage

add preliminary DivPipeCalculateStage and DivPipeFinalStage

add "z" to DivPipeBaseData class so that sign and exponent can be carried
(unmodified) through the pipeline

start adding use of DivPipeInputData and DivPipeInterstageData

store a and b in dividend and divisor_radicand

add bug cross-reference to #113 for FCVT unit tests

split out EXP-High shifter to separate module

beginnings of FP to INT convert

highlight weirdness

weirdness on INT32->FP32 detected.  ui32/i32->f32 test added

add i32 to f64 conversion test

add an operator class for signed/unsigned

add in preliminary signed int conversion

first example usage of FPPipeContext "operator"

update comments

add ui64 to f32 conversion test

add larger uint32 and uint64 to fp16 conversion

change function names

add not-a-lot-of-sense test

add first version fcvt int to fp16/32/64

increase test range, add loop

whoops fpnorm out by one bit in new FPMSBHigh class

whoops rename module

adjust FPMSBHigh for use in FPNorm: make it possible to shift in the LSB

split out MSB-highing module

add msbhigh module

relative imports are a pain

add comments

add FPADD stack documentation

document the FPMUL stack

illustrate use of pspec using DivPipeCoreOperation (or something)

code cleanup

code cleanup

add full coverage fcvt up 32 to 64 test

add full coverage fcvt up 16 to 64 test

add full coverage fcvt up 16 to 32 test

hilarious: fp upconvert of zero was wrong

run just a tad more fp upconverts

got 1st version up-convert working

add first version of FCVT upconvert

minor tidyup on fcvt

run loop of 1000 round test_fpmul_pipe.py

copy context/roundz, a and b manually in fpmul align

whoops forgot to take output from aligner

finish implementing DivPipeConfig.__init__

reduce code duplication

add FPFormat class to describe floating-point formats without all the nmigen signals

document PipelineSpec

fix test_fpmul_pipe_32.py after new PipelineSpec class added

add sticky-propagation to normalisation, as an experiment

switch pspec from dict to PipelineSpec

add proposed frsqrt instruction encoding table

add dual alignment on e/m in fpmul

add extra fpmul16 regression tests

1 bit extra accuracy in mul if the top bit of mantissa is zero

add name to Overflow class, also recreate OverflowMod

delete dead code in fpbase.MultiShift.[lr]shift