messing about to get non_generated ls180.vst running again

update full ls180 core

update to "full" core

add build scripts for ls180

minor reformat of spec, whitespace

add cmos45 to mksyms.sh

Completed experiment10, adder with JTAG (dual clocks) and GPIO pads.

Added one-clock generated add.vst.

Experiment10 switched to the new chip2core module.

update non_generated add.il for convenience

add feedback shift register back in

add non-generated add.il

add jtag IO to experiment10

add JTAG test

add experiments10, to add C4M JTAG

match up power/gnd numbers with pinmux

submodule update

use new extpower/intpower and pads.useCoreSize params

reduce number of not-connected

update experiment4 to use pads.useCoreSize

submodule update

update build.sh

add really cut down version of ls180.vst

really really cut down core

submodule update

move ioring to pinmux

update to new ls180.il (no core yet) with PLL I/O and I2C

sort sys_* pad names

add I2C, allow sys_clk_i and sys_pll_48_o out

increase core.size to 27500x27500

add full core ilang file

commented-out core.size and chip.size which would allow the
full core to fit

use publicly-accessible submodule

add build script for convenience

URL of submodule pinmux needs to use ssh/port 922.

add cki and ck to clock settings

updated ls180 (no core, testing)

add sdram_dm_1 back in

iopad pads.instances mapping

worked out how to do pad instances in experiment4

submodule update

remove unused cells for now

cut out core for now to focus on ioring

cut definition of clocks back to minimum

connect up dummy "NC" pins

Makefile add chip building

add soc ioring

add link to pinmux generation for use in ioring.py

add submodule pinmux

update ls180.il which successfully (except for 18 tracks) completes

redo litex gateware

first attempt putting in litex pins instead of bare core

Use Yosys flattening for top blocks.

Configuration updated for test of HFNS.

new version of test_issuer.il

nuts.  remove div pipe, use FSM

update to latest test_issuer.il

whitespace cleanup

update to binary-addressed int regfile

whoops must use "with" on CfgCache

Added doDesignFlat.py to P&R issuer in a flat way.

Correct taking in accounts of the parameters settings.

test_issuer.il with an alternative read/write port bus structure
brings gate count down quite a lot

fix coriolis2 settings to use new CfgCache

use new "state" regfile

Merge branch 'master' of ssh://libre-riscv.org:922/soclayout

Conflicts:
experiments9/doDesign.py

Use of CfgCache. Little beautificaton of doDesign.py

find semi-suitable width for spr0, add missing int dmi signals

workaround for spr bug
https://gitlab.lip6.fr/vlsi-eda/coriolis/-/issues/23
reduce height of SPR block

rename clk/rst to coresync_clk/rst, resize height of DIV to 2000

comment out pdecode2 block for now

add coriolis_setup, fix subckt numbering

add __main__ runner

indentation and add div0 to blockIssuer

substitute/indent to reduce to 80 char limit
add first div (TODO)

add div and mul to test_issuer

Fisrt attempt at floorplaning test_issuer.

remove move unneeded signals from test_issuer.il

stack of signals that should not have been connected externally
gone now

updated test_issuer.il to include new names

new test_issuer.il, reducing fast regfile ports

add SPR pipeline (but not DIV for now)

ignore .ap and .vst files

name ALUs so as to not have to change cells.lst

Revert "add div pipeline"

This reverts commit 971e077f2e7241f7bec3e0e543bad105a64ba683.

add div pipeline

update cells list (manual... hmm....)

update to new test_issuer.il, includes trap pipeline, no Test Memory

netlist in cells.lst not nets2.txt

add mksym.sh

Added experments9, a first taste at the full scale design.

add mksyms.sh

Revert "add mksyms.sh"

This reverts commit 80c0e91291619598e8bb6e97bb96abbe086bd32a.

add mksyms.sh

Test of the FU-FU matrix 30x30 with Coriolis matrixplacer.

add 16x16 version of FU-FU matrix

add test_fu_fu_matrix.il

add test_fu_fu_matrix.il

add 2nd test matrix

add dependency matrix example