iris: URB configs.

iris: actually set KSP offsets

iris: actually softpin at an address

iris: actually destroy the cache

iris: rewrite program cache to use u_upload_mgr

iris: no NEW_SBA

iris: shuffle comments

iris: bits of WM key

iris: move key pop to state module

shader key population needs to read state

iris: fix SBA

iris: use vtbl to avoid multiple symbols, fix state base address

iris: softpin some things

iris: drop const from prog data parameters

we ralloc steal things, which makes it a little bogus

iris: more comes from bits filled in

tomorrow, fix the build system to avoid symbol clashes somehow...
we're getting gen9 functions because they happen to be listed before 10
in the link list.

iris: index buffer BO

iris: WM.

I could have added a dirty bit for this, but it doesn't seem worth it

iris: initial gpu state

iris: reorganize commands to match brw

iris: don't forget about TE

iris: convert IRIS_DIRTY_* to #defines

enums are SIGNED.  so IRIS_DIRTY_VS << 4 gets sign extended, making it
not equal to IRIS_DIRTY_FS.  Surprising!

iris: emit shader packets

iris: actually save derived state

iris: promote iris_program_cache_item to iris_compiled_shader

iris: some shader bits

iris: scissor slots

iris: bind_state -> compute state

iris: 3DPRIMITIVE fields

iris: fix VF instancing length so we don't get garbage in batch

iris: vertex packet fixes

iris: fix VBs

iris: fix assert

iris: fix indentation

iris: hack to stop crashing on samplers for now

iris: initialize dirty bits to ~0ull

iris: actually advance forward when emitting commands

iris: actually flush the commands

iris: actually APPEND commands, not stomp over the top and never incr

iris: VB fixes

iris: DEBUG=bat

Deleted in the interest of making the branch compile at each step

iris: VB addresses

iris: reference VB BOs

iris: so, sba then.

iris: try and have an iris address

iris: flag SBA updates when instruction BO changes

iris: bit of SBA code

genxml MOCS is stupid, addresses are hard news at 11

iris: move MAX defines to iris_batch.h

for SBA

iris: kill iris_new_batch

reset and new are too similar, and this had exactly one caller

iris: make iris_batch target a particular ring

iris: lower io

iris: do the FS...asserts because we don't lower uniforms yet

iris: import program cache code

iris: reworks, FS compile pieces

iris: parse INTEL_DEBUG

iris: draw->restart_index is uninitialized if PR is not enabled

iris: fix bogus index buffer reference

iris: fix prim type

iris: msaa sample count packing problems

0 -> ffffffffffffffffffffffffffff

iris: actually save VBs

iris: fix/rework line stipple

iris: init the batch!

iris: delete iris_pipe.c, shuffle code around

iris: disable execbuf for now

iris: make an ice->render_batch field

we may want a second one for transfers

iris: drop unused field

iris: shader debug log

iris: maps

iris: linear resources

iris: some program code

iris: basic push constant alloc

iris: emit 3DSTATE_SAMPLER_STATE_POINTERS

iris: sampler states

iris: COLOR_CALC_STATE

iris: fix crash - CSO binding can be NULL (when destroying context)

iris: some draw info, vbs, sample mask

iris: a bit of depth

still need to allocate separate stencil

iris: fix SF_CL length

iris: don't segfault on !old_cso

iris: framebuffers

iris: stipples and vertex elements

iris: sampler views

iris: Surfaces!

iris: SF_CLIP_VIEWPORT

iris: scissors

iris: RASTER + SF + some CLIP, fix DIRTY vs. NEW

iris: initial gpu state, merges

iris: merge pack

this lets us merge dynamic and pre-baked state, also like anv

iris: packing with valgrind.

borrowed macros from anv!

iris: initial render state upload

iris: port over batchbuffer updates

iris: viewport state, sort of

iris: Initial commit of a new 'iris' driver for Intel Gen8+ GPUs.

This commit introduces a new Gallium driver for Intel Gen8+ GPUs,
named 'iris_dri.so' after the hardware.

Developed by:
- Kenneth Graunke (overall driver)
- Dave Airlie (shaders, conditional render, overflow query, Gen8 port)
- Chris Wilson (fencing, pinned memory, ...)
- Jordan Justen (compute shaders)
- Jason Ekstrand (image load store)
- Caio Marcelo de Oliveira Filho (tessellation control passthrough)
- Rafael Antognolli (auxiliary buffer fixes)
- The rest of the i965 contributors and the Mesa community

gallium/auxiliary/vl: Fix transparent issue on compute shader with rgba

Bugzilla: https://bugs.freedesktop.org/show_bug.cgi?id=109646
Problem 1,4: they are caused by imcomplete blend comute shader
implementation. So Reverts rgba back to frament shader.

Fixes: 9364d66cb7f7 (Add video compositor compute shader render)
Signed-off-by: James Zhu <James.Zhu@amd.com>
Reviewed-by: Leo Liu <leo.liu@amd.com>
Tested-by: Bruno Milreu <bmilreu@gmail.com>

vulkan: add an overlay layer

Just a starting point to display frame timings & drawcalls/submissions
per frame.

Signed-off-by: Lionel Landwerlin <lionel.g.landwerlin@intel.com>
Acked-by: Jason Ekstrand <jason@jlekstrand.net>
+1-by: Mike Lothian <mike@fireburn.co.uk>
+1-by: Tapani Pälli <tapani.palli@intel.com>
+1-by: Eric Engestrom <eric.engestrom@intel.com>
+1-by: Yurii Kolesnykov <root@yurikoles.com>
+1-by: myfreeweb <greg@unrelenting.technology>
+1-by: Kenneth Graunke <kenneth@whitecape.org>

imgui: make sure our copy of imgui doesn't clash with others in the same process

Signed-off-by: Lionel Landwerlin <lionel.g.landwerlin@intel.com>
Acked-by: Jason Ekstrand <jason@jlekstrand.net>
+1-by: Mike Lothian <mike@fireburn.co.uk>
+1-by: Tapani Pälli <tapani.palli@intel.com>
+1-by: Eric Engestrom <eric.engestrom@intel.com>
+1-by: Yurii Kolesnykov <root@yurikoles.com>
+1-by: myfreeweb <greg@unrelenting.technology>
+1-by: Kenneth Graunke <kenneth@whitecape.org>

imgui: bump copy

Updated at :

commit f977871854af941289f2a9090dcc90f7aa3449a8
Author: omar <omarcornut@gmail.com>
Date:   Fri Feb 15 13:10:22 2019 +0100

    ImFont: Minor adjustment to the structure.
    Examples: Removed unused variable.

Signed-off-by: Lionel Landwerlin <lionel.g.landwerlin@intel.com>
Acked-by: Jason Ekstrand <jason@jlekstrand.net>
+1-by: Mike Lothian <mike@fireburn.co.uk>
+1-by: Tapani Pälli <tapani.palli@intel.com>
+1-by: Eric Engestrom <eric.engestrom@intel.com>
+1-by: Yurii Kolesnykov <root@yurikoles.com>
+1-by: myfreeweb <greg@unrelenting.technology>
+1-by: Kenneth Graunke <kenneth@whitecape.org>

build: move imgui out of src/intel/tools to be reused

Signed-off-by: Lionel Landwerlin <lionel.g.landwerlin@intel.com>
Acked-by: Jason Ekstrand <jason@jlekstrand.net>
+1-by: Mike Lothian <mike@fireburn.co.uk>
+1-by: Tapani Pälli <tapani.palli@intel.com>
+1-by: Eric Engestrom <eric.engestrom@intel.com>
+1-by: Yurii Kolesnykov <root@yurikoles.com>
+1-by: myfreeweb <greg@unrelenting.technology>
+1-by: Kenneth Graunke <kenneth@whitecape.org>

nir/lower_clip_cull: Fix an incorrect assert

Copy+paste error.  It was supposed to test cull and not clip.

Fixes: 4e69fba534e "nir: Rewrite lower_clip_cull_distance_arrays..."
Bugzilla: https://bugs.freedesktop.org/show_bug.cgi?id=109717
Reviewed-by: Lionel Landwerlin <lionel.g.landwerlin@intel.com>

nir: Fix a compile warning

freedreno/a6xx: enable tiled images

Turns out we can write to tiled images as well as read.  This avoids
having to linearize or do the tiling in the shader.

Signed-off-by: Rob Clark <robdclark@gmail.com>

nir, glsl: move pixel_center_integer/origin_upper_left to shader_info.fs

On GLSL that info is set as a layout qualifier when redeclaring
gl_FragCoord, so somehow tied to a specific variable. But in practice,
they behave as a global of the shader. On ARB programs they are set
using a global OPTION (defined at ARB_fragment_coord_conventions), and
on SPIR-V using ExecutionModes, that are also not tied specifically to
the builtin.

This patch moves that info from nir variable and ir variable to nir
shader and gl_program shader_info respectively, so the map is more
similar to SPIR-V, and ARB programs, instead of more similar to GLSL.

FWIW, shader_info.fs already had pixel_center_integer, so this change
also removes some redundancy. Also, as struct gl_program also includes
a shader_info, we removed gl_program::OriginUpperLeft and
PixelCenterInteger, as it would be superfluous.

This change was needed because recently spirv_to_nir changed the order
in which execution modes and variables are handled, so the variables
didn't get the correct values. Now the info is set on the shader
itself, and we don't need to go back to the builtin variable to set
it.

Fixes: e68871f6a ("spirv: Handle constants and types before execution
                   modes")

v2: (Jason)
   * glsl_to_nir: get the info before glsl_to_nir, while all the rest
     of the info gathering is happening
   * prog_to_nir: gather the info on a general info-gathering pass,
     not on variable setup.

v3: (Jason)
   * Squash with the patch that removes that info from ir variable
   * anv: assert that OriginUpperLeft is true. It should be already
     set by spirv_to_nir.
   * blorp: set origin_upper_left on its core "compile fragment
     shader", not just on some specific places (for this we added an
     helper on a previous patch).
   * prog_to_nir: no need to gather specifically this fragcoord modes
     as the full gl_program shader_info is copied.
   * spirv_to_nir: assert that we are a fragment shader when handling
     this execution modes.

v4: (reported by failing gitlab pipeline #18750)
   * state_tracker: update too due changes on ir.h/gl_program

v5:
   * blorp: minor change after change on previous patch
   * radeonsi: update due this change.

v6: (Timothy Arceri)
   * prog_to_nir: remove extra whitespace
   * shader_info: don't use :1 on origin_upper_left
   * glsl: program.fs.origin_upper_left/pixel_center_integer can be
     move out of the shader list loop