replace yet another duplicate copy of wb_get, possible after renaming
the D-Cache wishbone bus

wishbone bus convert on dcache

correct import of wg_get function

remove yet another duplicated copy of wb_get and add some better
testing in misaligned mmu test

rename function which needs replacing

should have been using common version of wb_get, not 8 duplicates

should not have been duplicating wb_get function in 5 places

get test_mmu_dcache.py working again

remove wb_get, should not have been duplicated

remove wb_get, should not have been massively duplicated. moved to openpower-isa

fix return results from pi_ld

wark-wark, broke mmu with removing rin.  reverted

fixed wait_addr to exit immediately on exception

tidyup, comments

tidyup mmu

sigh in MMU FSM use direct access to ldst.dar/dsisr for OP_MFSPR
and likewise to mmu.

remove DAR from PortInterface (where is the data going? there is no place
to put DAR if transmitted over PortInterface? what receives it? nothing

stop using dar_o from PortInterface, get DAR directly from LoadStore1

put DSISR and DAR publicly accessible in LoadStore1
these should ONLY be READ, NOT written to

whoops fix up exception happened if alignment triggers from LoadStore1
set_wr_addr or set_rd_addr

fix pi_st which should not be trying to wait for the address
when an exception occurs.
TODO: fix wait_addr so that it exits if an exception occurs

fixing DAR updating from exceptions

whoops

MMU lookup DSISR load bit inverted in LoadStore1

store DAR in LoadStore1

not busy if excrption occurs on MMU_LOOKUP in loadstore.py

add means to update dsisr from MMU FSM. TODO: add a back-communication
to allow LoadStore1 to update a copy of dsisr in the MMU FSM

priv_mode/virt_mode are set in the request, which is passed through
to the MMU, via the PortInterface "pr" parameter.

MMU should not itself be attempting to set d_in.priv_mode/virt_mode

this fixes case_5_ldst_exception

in loadstore.py set align_intr from request which comes from PortInterface
misalign, set it globally rather than from latched copy ldst_r

driver conflict on priv_mode and virt_mode, do not understand right now,
commenting them out in loadstore.py

fix up test_loadstore1.py

numerous things:
1) pi_ld and pi_st now return the exception information (full status)
   because pi_ld and pi_st both reset the PortInterface: once that
   happens the exception information is DESTROYED... therefore the
   exception information MUST be obtained INSIDE pi_ld and pi_st

2) cleanup of whitespace

3) added some (probably unnecessary) yields in between LD/ST in the
   exceptions test, to make the gtkwave output clearer

4) fixed the exceptions test and enabled it by default, now

in loadstore.py, when an exception is done or if the FSM
is done, reset back to idle and indicate "not busy"

fix PortInterfaceBase

* setting busy latch LOW on exception is not ok: this creates a
  combinatorial loop
* setting st_done permanently was a bug, it left st_done permanently HI
* setting st_done when an exception is raised was also a bug

fix up LDST test functions pi_ld and pi_st to respect timing
(combinatorial setting followed by test followed by immediate unsetting
is *not* ok.  it has to be set WAIT (yield one clock) and *then* clear)

added a simulation function get_exception_info() which returns a
LDSTExceptionTuple containing the yield()ed exception information
reason: at the time that the exception was raised, THAT is when
the exception information must be obtained.  by the time that
the LDST port is_ld_i/is_st_i is lowered, that is far too late

whitespace

add misaligned ld/st to trigger an exception

comment out dsisr and dar in mmu FSM for now

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

cleanup test_compldst_multi_mmu.py

add a bitvector remap function, the plan is to use it to reduce the size of
regfile bitvector hazards

fix test_random in test_loadstore1

use new namedtuple in core when calling regspec_decode()

add module parameter to regspec_decode and therefore to get_byregfiles
as well

remove bitmanip fu cuz ternlogi (the only instruction implemented so far) is in shiftrot instead

add ternlogi to shiftrot

format code

stack of changes to MultiCompUnit to speed it up
a lot of comb settings were changed to sync as a hack-experiment
when TestIssuer (ls180) was being developed, to try to speed up ECP5
timing.  those need reverting to reduce latency

experimenting with option to shorten MultiCompUnit delays

create single-stage ALU pipeline, shorten latency on in-order core

allow MultiCompUnit to set read and write latches to run on sync or comb

FunctionUnitBaseMulti which derives from ReservationStations2
*requires* the muxid to be set for each RS.  these can be set
combinatorially no problem, to indicate to ReservationStations2 where
to route the data after it pops out the end of the "real" ALU
without these muxids being set everything is royally screwed

better name for read latch in core.py

use m.submodules[name] instead of getattr

remove redundant / mis-named variable in core

code-comments

remove unneeded data structure in core

whoops treereduce on write-vector set/clr error

more code-cleanup

use new regspec_decode and fu.get_iospec functions

core tidyup

add Regspecs get_io_spec function

start allocating more FUs (more ReservationStations)

random loadstore1 test: readback written data

reenable dcbz test case

return correct data from microwatt

cleanup test_loadstore1.py

loadstore: add done_delay

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

add LogicalTestCases back in to test_core.py (pass)

let PowerDecode2 decide which operand class to use in test_core.py
this gets it to pick *all* fields

use latched readflag (recspec_decode_read "ok") instead of global one

tidyup on read-flag latches

fix read-decode information by latching not just the read reg number
but *whether it is valid or not*.
not only the register *number* from regspec_decode_read() needs to
be captured but its ok (valid) flag as well

this error only showed up when a mul (2-operand) was followed by addi
(1-operand).  the mul had its 2nd operand dropped on the floor because
the *addi* only has one operand.

fix write-after-write hazard checking

allow busy to settle before checking state in test_core.py

only check regs right at the end in test_core.py overlap mode

move sim call before core run in test_core.py
to give PC a chance to settle in regfile

getting formerly unused test_core.py operational

whoops missed make_hazard_vec test

whoops do the set/get of the write-vector at a single access point
for example: INT o, INT o2 is *two* write ports.  therefore,
previously, there was a comb += wvint bitvector for o, which was
then OVERWRITTEN by a second comb += wvint bitvector for o2

instead, return the wvset/wvclr requests to connect_wrport, which
collates by regfile name and performs an additional or-tree-reduce
on the requests to set/get

always set fwd_bus_mode=False on regfiles

add MMU and SPR to list of FUs that must report "busy" i.e. block

disallow overlap in core on LDST, Branch, and Trap.
these are all the ones that could cause exceptions or mess with ordering

use dict style not setattr on submodules

update loadstore1 testcase

code-comments

fix instructions of the type "read-reg-is-same-as-write"
this then caused write-after-write detection to go into a combinatorial
loop, which was fixed by not checking fu.issue_i but instead using
fu_enable (fu_bitdict[FU])

loadstore testcase: read at random addresses

FU-Regs matrix tidyup and comments

minor tidyup on FU-Regs Matrix

update FURegDepMatrix to multi-dest

update naming on Reg_Rsv signals

add copyright and attribution notices
update Reg_Rsv to multi-dest

update FU_RW_Pending vectors to multi-dest
update Copyright and Attribution notices

convert DependencyRow to multiple destination latches

add copyright and attribution notices to dependence_cell.py

update license and attribution in fu_reg_matrix.py

convert score6600_multi over to using RegSpecs (in a fake way)
which by slow code-morphing the entire score6600_multi code can be
converted to be like core.py

early use of Array unnecessarily (all uses are static references
not dynamic indexing: no pmux created or needed)

early use of Array unnecessarily (all uses are static references
not dynamic indexing: no pmux created or needed)