Use log in decoder/*

Undo log in isa/caller reg dump

Use log in isa/mem

extracting memory for dump must be big-endian ordered

add loading of data and output dump of samples to mp3 pypowersim example

whoops two options "-l", rename one "-a" for "assembly listing"

allow comments in SPR / GPR / FPR files

Use log in pypowersim, add counter TODO in help

Switch to log in decoder/helpers

Switch to log in isa/caller

more notes on pypowersim

add dump-out option to pypowersim

add add setting of LR so that code jumps outside of executable range when done

quick add of pypowersim command to run the apply_window_float binary

Save initial mp3_0 regs

Save a local copy of the calling conventions

add TODO comment running simulator

add extra (dummy) mul operation, 0*0

sigh, initialise FPRs to zeros to engage FP decode

fmuls is fine

add nop support to ISACaller

Save initial mp3 C baseline asm

read all lines in advance, in case of in-place overwrite

add svp64 assembler "processor" commandline for replacing svp64
with prefix-plus-v3.0b asm

Give a trace name for each exception type

This helps to identify them in GTKWave for debugging.

Add new generated files to .gitignore

add demo --load option to pypowersim

test with default godbolt.org loop example, slightly modified
to run attn in order to halt

add GPRs to pypowersim demo

return register values from GPR.dump in ISACaller

return dump of SPRs (to be used for saving, later)

add dump of SPRs to pypowersim

add testloop.s

add first pypowersim example

add option to run without a disassembly listing to ISACaller

add pypowersim to commands installed

add first command-line version of ISACaller

only place underscore in front of index if it is a GPR or FPR

switch over to log function in SelectableInt

document test_fp_single_ldst

re-enable other SVP64 FP tests

comments for SVP64 ASM LD/ST-with-update duplicate RA

add silent log debug option, if SILENCELOG env var is set, no debug output

resolve merge conflicts, effectively reverting "verbose" setting
because it's critically essential at this stage

../openpower/isatables/

update SVP64 CSV tables

corrections to stf/lf RA_OR_ZERO not in all cases

Stop spamming the world whenever PowerDecoder is fired up

rm -f

Basic media infra

add SVP64 IEEE754 FP unit test

fix SVP64 EXTRA2/3 decode for IEEE754 FP LD/ST operations

add beginning support for SVP64 IEEE754 FP

add more totally random bpermd unit tests, just to be sure

finally fix bpermd pseudocode, index was being treated as signed
(index < 64) when it is unsigned (inedx <u 64)

revert register reordering in ISACaller

add os.makedirs on pyfnwriter output path

add python function writer, takes Appendix v3.0B pseudocode functions
and generates executable python

update reg sort order in ISACaller

grr syntax incorrect, use <- operator not =

mark RN as TODO

must not add to read regs unless in the authorised list

remove MISSING (theyre not), fix a couple of errors in pseudocode
for lmw and stmw, these are not supported but are there for spec
"completeness"

add new RC reg to get pywriter to build

update to 0.0.3

document addition of pyfnwriter

add NEWS update

add fpcvt.mdwn pseudocode which calls new auto-generated function
taken from Section A.3 for FP conversion

add new pyfnwriter command, converts v3.0B spec pseudocode helper functions
into python

create compiler for general pseudo-code functions in v3.0B spec
specifically to support FP such as convert from int etc

add function reader for appendix and other v3.0B pseudocode

comments in fp convert, fix carry out, comment out FPSCR for now

spelling

move round_float to separate file

add fpfromint.mdwn new file, to be used for FP conversion
contains pseudocode from v3.0B spec, A.3 p782 book I

extra debug print

whoops, FRC taken from FormX.FRB not FormA.FRC

FP mul test, correct pseudocode to use FRC

add minor_59.csv file, corrected, and power enums
operations fcfids, fcfidus, fsqrt etc.

return result in FPXXX64 functions (whoops)

when calling multi-arg function with regs, add to read list

issue with sub-decoders
merged FP HI/LO 63 (minor_63.csv only) due to clash on pattern 63

add fadd/sub/mul/div to power_enums

add FP basic arithmetic operations, pseudocode, fparith.mdwn

comments

add fcpsgn unit test

add fnabs unit test

add fabs unit test

add fp mv test, correct pseudocode

whoops initialise FPRs from GPRs in ISACaller

missed an assignment-copy for simple expressions

add fmr test and associated decoder (optional with include_fp)

add X-Form and A-Form to minor_63l and minor_63h csv files
add option to create_pdecode to include FP ops

whoops need to reverse bits in minor_63l.csv to match linear switch

FP 63L/H ops need to add in extra 0/1 minor_63l.csv minor_63h.csv
a hard-coded test in microwatt decode1.vhdl tests bit 5
we need an automated switch statement

add fp move opcodes to power_enums.py

add new fp load / store with update unit test

add FP store op names to power_enums.py opcode list

whitespace on instruction mnemonics

add FP LD/ST D-Form operations to major.csv

add load/store FP indexed instructions to minor_31.csv

add FP load test lfsx