add comments and GPIO pads with triplet of Pins i/o/oe

hmmm experimenting with gpio directions

add clock/reset to dummy platform, now sync domain exists

mess about with resources a bit

hooray got the output at least created in build/

tidyup, got testing_stage1.py at least running

Added resource function (not working yet)

Added platform instantiation (missing import statement though)

Adding stage1 test file

Cloned create_sv for ngi_router svg scaling

Added most of the peripherals, still a few more to add

In-progress, re-arranging peripherals

In progress of adding peripherals and re-arranging.

Added svgwrite lib to readme

Adding a USB and LAN datasheet entries

add two RGMII interfaces (random locations), move VSS/VDD on N

drop PLL into top left (NE)

add ngi_router spec

print statements convert to python3

convert to python3

Copied ls180 module file into new ngi_router module. Not being imported yet.

update ls180 svg image to include snapshot of GDS-II

add C4M Logo to ls180

include extra pin image and package marking

add outer leads and pack/qfp drawings

add internal-to-external bond number conversion

add internal-to-external bond number conversion

add note on viewing image automatically update

shuffle pinouts... again

update image colours

move image words

update image colours

dont make image if no svgwrite module

add naming and pin-order reverse option

mirror W pins to match coriolis2 pad positions

add SVG generator

swap over S and W to get SDRAM AD* to line up

correction on VSS/VDD internal/external

power shuffle, split SDRAM

moved CLK away from testout

move VCC/VSS inward on NORTH

move PLL around slightly, VCO on east top

renumber power, add support for Analog pad spec

rename sys_clk to sys_pllclk - conflict with litex

pinmux update for ls180

raise pinmux SYS pincount to 7 to include PLL

argh reorder functions to not be recursively dependent

fix litex name map

fix litex name map

add litex name map

add litex name map

add pin-to-litex json map

update names of PLL connections for ls180

do not try to merge OE signals into one for JTAG boundary driving

disable PLL temporarily

use OrderedDict in pinmap so that JTAG boundary scan is ordered

comment out sdmmc

change name format of EINT pads for litex, sigh

change name format of EINT pads for litex, sigh

re-add sdmmc ls180

comment out eint litex problem

comment out eint litex problem

comment out sd0 litex problem

temporary comment out mspi0, litex problem

SDR DQMask incorrectly bi-directional, actually an output

whoops invert vss/vdd power/ground by mistake

rename ls180 pllock signal

rename pll_48_o to pll_18_o in ls180 spec

remove extraneous debug prints

extend sys_clk pad name

explicitly add sys_clk pad

power and ground have to be named power and ground

rename ls180 (io)vdd/vss pads

add not-connected pads to ls180

explicit add of sys pll lock to ls180

explicit add of sys pll lock to ls180

missing domain indicator, which removed EINT and PWM from JSON pads.instances

move sys group over to opposite south corner

PLL sys group has 2 select lines and PLL Lock out

really laborious way of getting the direction of the pin into the json file

reference correct pads for sl180 pwm

rename VSS/VDD for ls180

ignore built spec (ls180)

apparently sdcard CMD is bi-directional

rename spi_master to spimaster

add pinmap to json file

add master-only I2C (suits litex functions)

add pinspec to json output

match up VSS/VDD numbers

match up VSS/VDD numbers

add io and ext vss/vdd

whoops, order of functions incorrect

create pinmap dictionaries

add domains and clocks to be able to create different VDD/VSS IO

establish clocks of each function in a pinspec clocks dictionary

add litex-coriolis2 pad map

add I2C interface

remove SDRAM name from pin

change sys/clk/rst to group together, add clock-select

update ls180 descriptions