+ parser = argparse.ArgumentParser(description="Simple core issuer " \
+ "verilog generator")
+ parser.add_argument("output_filename")
+ parser.add_argument("--enable-xics", action="store_true",
+ help="Disable interrupts",
+ default=True)
+ parser.add_argument("--use-pll", action="store_true", help="Enable pll",
+ default=False)
+ parser.add_argument("--enable-testgpio", action="store_true",
+ help="Disable gpio pins",
+ default=False)
+ parser.add_argument("--debug", default="jtag", help="Select debug " \
+ "interface [jtag | dmi] [default jtag]")
+
+ args = parser.parse_args()
+
+ print(args)
+