enable I-Cache wishbone memory type in issuer_verilog.py if MMU requested
[soc.git] / src / soc / simple /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 51549 core.py
-rw-r--r-- 4618 core_data.py
-rw-r--r-- 22061 inorder.py
-rw-r--r-- 72005 issuer.py
-rw-r--r-- 5165 issuer_verilog.py
drwxr-xr-x - test