more whitespace on minerva (no unit tests, so cannot check it)

whitespace cleanup, remove minerva DataSelector class

have to set up addr/st rel-go link before setting up nmigen Simulator
LD/ST now works in test_core.py

add in memory setup/check but disable LDST Unit Tests in core.py
LDST is still busy after 2nd instruction, bug needs tracking down

move setup/check memory into helper functions for use in test_core.py

whoops LDSTCompUnit was identified as a Function.ALU not a Function.LDST

add in TstL0CacheBuffer but disable temporarily

add optional LDSTFunctionUnit to compunits

unit tests showing byte-reverse works

add sim-qemu test for byte-reversed LD/ST

add in byte-reverse from op PowerDecode2 field

error in address width (truncated) in setting up L0CacheBuffer

error in naming that ended up in gtkwave from a proxy

add another LD/ST example to qemu-sim test,
mirroring the one in ldst compunit test

add byte-reversal on LD and ST in L0CacheBuffer

reasonably certain that the careful and slow use of little-endian data read/write
and explicit endian-ness swapping is correct, when comparing the
simulator against qemu

Wait for all active rel signals to be high, and only then pulse go.

It's the best we can do without parallel processes.

first cut at qemu memory dump and compare

note possible BE/LE mode needed for memory reads/writes

update ld/st test to see what is going on

tracking down what looks like an error in the Simulator Mem ld/st

debug printout of sim and hardware memory, shows mismatch of depths

use ALUHelpers in LDSTCompUnit test

some ugly hacks that get LD/ST immediate working

even more complexity in CompALUMulti, to deal with an edge case where
go-write is requested immediately (same cycle as go-req).
the set and reset on "req_l" happen to come in on the same cycle.
the result: the latch *remains* set high.
solution: record the go signals for one extra cycle (sync) and push
them into the req-reset and wr_any signals

must distinguish between rd/write xer_ca sim helpers

fixing get_rd_sim_xer_ca, has to only read carry if available

yield needed for unit tests to work (has to go)

read and write version of get_sim_xer_ca are different

use ALUHelpers in shift_rot

add fast spr1/2 sim ALUHelpers

rename get_sim_cr_a to get_wr_sim_cr_a for now
add read-version of get_sim_cr_a

move Decode2ToExecute1Type to separate module

whitespace

modify qemu.py to set qemu's cr to 0

link ST.go directly to ST.rel

rename unit test function in ld/st compalu_multi

hmmm very confused about LD/ST CompUnit unit test

wrong data structure being imported, duplicate CompLDSTOpSubset

remove old code

set data_len in compldst_multi unit test

yield ports from data_o and addr_o

expand LenExpand to 4 bits in order to cover 1/2/4/8 (0b1000)

got L0CacheBuffer shift/mask working on a preliminary level

whitespace

add use of classes in L0Cache unit tests

start using unittest suite in l0_cache.py

creates an import error and stops unit tests from running

Revert "PortInterface refactoring"

This reverts commit 8e58e66142991e308985a463cfff396a36e3f816.

add in LenExpander to L0CacheBuffer, not used yet

make resetless for all signals in DataMergerRecord

PortInterface refactoring

exception if rolls in addr_split.py

add link to bug 361 in FU test

TODO on RA immediate-zero mode

re-do cookie-cut of alu test_pipe_caller.py over to div. again

use ALUHelpers in output stage of test_pipe_caller

use sim-get helpers in ALU input fetch

use ALUHelpers in output phase of test_alu_compunit.py

continue ALUHelpers check alu outputs code-morph

code-morph ALU output test check phase

code-morph regspecmap functions, split into separate read/write

starting on alu output check

ilang file output change from alu_pipeline.il to div_pipeline.il

cookie-cut alu test_pipe_caller.py over

move to common ALUHelpers for ShiftRot test_pipe_caller.py

move to common ALUHelpers for Logical test_pipe_caller.py

move to common ALUHelpers for CR test_pipe_caller.py

move to common ALUHelpers for branch test_pipe_caller.py

code-munge test_pipe_caller for ALU,
plan to remove duplicated code

create div pipe setup stage

Keep the sequencer in the "done" state until ready_i is asserted

Generate valid_o from the "done" state.

experimenting with CR/LR/XER etc in qemu

add means to get pc and other qemu registers

rename truncaddr to splitaddr, return LSBs and MSBs

add len-expander to L0CacheBuffer, so as to be able to mask the LD/ST data

allow LenExpand to output both byte- and bit- mask expansion

undo code removed by commit 12297566322355ce5fed2e2a5460bea54f69e79e

expand LenExpand (haha) to cover bytes, with an argument "cover"
all puns intentional

elaborate function for DualPortSplitter

Avoid a combinatorial loop on valid_o

The path was:

all_rd (1) -> all_rd_pulse (1) -> alui_l.s (1) ->
-> alu.p.valid_i (1) -> ALU (zero-delay) -> alu.n.valid_o (1) ->
-> rok_l.r (1) -> all_rd (0)

Decided to break the loop on the reset of the read-done, write proceed
latch (rok_l.r), with no ill effects on performance.

Added a test case for this, using the zero-delay ALU (OP_NOP).

fixes for DualPortSplitter

make DataMerger record reset_less

add truncaddr function to L0CacheBuffer test class

add convenience variables in TestMemory

map LDST len directly, rather than go through a switch statement

correct local variable references

bit more on TRAP handling (preparing priv instruction)

add traptype and trapaddr to PowerDecoder2.  idea is to actually *change*
the instruction depending on conditions detected by the decoder

add traptype and trapaddr to trap_input_data.py

add "instr_is_privileged" to power_decoder2 (untested)

use 2nd shortened convenience variable in PowerDecoder2

use shortened convenience variable in PowerDecoder2

re-add unit tests back in

add comment docstring about POWER9 simulator

more verbose debug information tracking down SO/OV/OV32

whoops, overflow-decode (handle_overflow) needed to check e.oe.ok
*and* e.oe.oe to decide whether to set SO/OV/OV32

Add register assertions, fix broken tests

Update to latest wiki version

Restore test_sim.py, begin modifying it for testing against qemu

add CA/CA32 to write regs fields in parser