add option to qemu to break at known alternate address

add to/from spr test (mtspr, mfspr)

add code-fragment from microwatt helloworld

add a simple addis test (regression)

copy binary loaded from disk into data memory as well

Start the FSM-based ALU example.

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

add WIP pipeline loop demo

add hello world binary test

whoops error in test of dynamic parameter

sort-of got binary execution test working

code-shuffle on testing to prepare loading large files into memory

Clear input data along with valid_i

ordering of tests for OP_ATTN needed shuffling.  seems to be working

whoops got Function.NONE test wrong in PowerDecode2

remove unneeded record field from logical_input_record

debugging termination (OP_ATTN)

update opcode map for OP_ATTN

add halted condition in ISACaller, when attn instruction encountered

debugging termination / OP_ATTN

add ATTN unit test

add core start/stop capability, and OP_ATTN support

add in SPR test cases into test_issuer.py

use ComMULOpSubset in mul pipeline

remove alu unneeded op record data

remove alu unneeded op record data

remove alu unneeded op record data

add mul unit to test_issuer

add mul compunit

whoops forgot that the mul pipeline is actually a pipeline (3 stage, first one)

do abs slightly differently in SelectableInt

continue mul unit test debugging

add MULS (signed) version of multiply

improve debug for test_sim.py

add mullw test to qemu sim

fix SelectableInt abs

add first simulator mul test

investigating mul pipeline

SelectableInt: make __mul__ return enough space to fit the result

first cut at mul test pipeline

add first cut at fu mul pipeline

adding mtspr tests

adding OP_MTMSR test

add mtmsr internal op

add mtmsr internal op

sort out initialisation of TstL0CacheBuffer in ldst compunit test

Assert n.ready_i at the beginning of the cycle

This simulates the common case where we are ready for the
result as soon as the ALU delivers it.
The special case for the zero-delay operation is no longer
needed.

Remove wait state to demonstrate zero-delay reception.

Simplify waiting loops

Finally add some well needed comments

Simplify waiting loops

Add some wait states in each process

Negate inputs after use

Add other tests

Implement receiver

Implement sender.

Begin a new parallel test

The purpose of this test is really to better develop a
parallel test concept, by testing against a simple
target.

add mtmsr tests (fail)

check trap compunit output properly

check msr in trap test, fix OP_RFID

add an illegal instruction trap test

set up a trap function for microcode override

big reorg on PowerDecoder2, actually Decode2Execute1Type
plan is to move the decoding of instruction fields closer to the
CompUnits

stop debug output in power_decoder

comments in power_regspec_map.py

comment on spr2, not needed

check xer_out not xer_in

split out Decode2ToExecuteType fields involving registers
into constants Decode2ToOperand

sigh read and write xer detection, fix spr and trap compunit tests

check spr1 in test spr compunit

get/set slow spr in spr test_pipe_caller

add first spr compunit test (not working yet)

add SPR test case, commented out for now

move valid signal out of Decode2ToExecute1Type and into PowerDecoder2

add slow spr regfile regspec support

remap SPR PowerISA numbers to internal SPR enum

comment out SPR for now, needs SPR regfile

add SPR compunit

missing initialisation of disasm_start

check NIA on trap fu test

OP_RFID needs to read SRR0/1, OP_SC needs to write

fix qemu trap test

cater for illegal instruction (generates a trap)

add sc back in

comments in trap about exceptions using microcoding

add pspec to test_core.py

add pspec to test_core.py

more rename spr1/spr2 to fast1/fast2

whitespace

more updating spr1/spr2 to fast1/fast2

more updating spr1/spr2 to fast1/fast2

rename spr1/spr2 to fast1/fast2 in branch

update trap docstring

use new consts module

sorting out trap fastregs

sort out trap test reg checking

resolve spr names in ISACaller

rename spr1 to fast1 in trap data

sorting out fast/spr naming

oops initialise Function Unit class with idx