add missing fixedldstcache.py to .gitignore

update submodule

whoops tried doing mtspr priv, it failed but failed by trying to run TRAP
which is of course not in this pipeline

get shiftrot compunit working

more tidyup on use of CompOpSubsetBase

use CompOpSubsetBase in ldst record

sigh, bug in sprset.patch

update cr input record to use new CompOpSubsetBase

add regression test on setb simulator error

use CompOpSubsetBase class in Branch op record

get branch compunit working (missing bigendian arg)

get trap compunit test working, adding bigendian and msr

add mfmsr trap tests

use new CompOpSubsetBase in trap

remove unneeded comment in trap msin stage

remove unneeded comment in trap pipe_data

document branch pipeline relationship with PowerDecode2

simplify instr_is_priv

move traptype to soc.consts

add better comments on mul overflow

test privileged rfid call

spelling error

range of testing overflow was incorrect in mul
see https://bugs.libre-soc.org/show_bug.cgi?id=432

set MSR up properly for privileged mtmsr test

whoops forgot to update PC after trap in ISACaller

move priv test to above illegal/trap test

comments on IntegerData class

import PipeContext not FPPipeContext

minor reorg on PowerDecoder2, use switch/case rather than if/or

comments on SPRmap done in PowerDecode2

comments on SPRmap done in PowerDecode2

use case statement in PowerDecode2

select RA based on LDSTMode.update in PowerDecode2

add cache cx to LDSTMode

remove unused class XerBits

use Record Assert and also check muxid
see https://bugs.libre-soc.org/show_bug.cgi?id=429#c3

no need to check individual port members, just check the Record (dut.i.ctx.op)

cookie-cut setup from alu proof_main_stage.py

reduce code size by using CompOpSubsetBase for ALU and Logical

split out CompOpSubsetBase (meaning to do for a while)

update docstrings

adding MSR.PR unit test intended to activate privileged trap

attempting to access self.msr directly

SPR: FV that should fail currently passes

WIP.  Cannot figure out why this is not failing.  Code review requested.

set up masks for OP_RL* formal proof

add priv instruction checking to ISACaller simulator

add in privileged instruction decision-making in PowerDecode2

add MSR reading to issue FSM

comments on PowerDecode2

add MSR to PowerDecoder2

disable cxxsim test

attempting running cxxsim on ALU pipeline test

first attempt running cxxsim

fix path to nmigen-soc.git

whitespace

formal proof of OP_EXTSWSLI

quick test showing how left/right mask work

add nmigen-soc to .gitlab-ci.yml

add mtmsrd instruction and unit test

comments

attempting formal proof of OP_EXTSWSLI

reduce rotl module to one line (use bit_select)

document rb as sh

increase range of test values for extswsli

add EXTSWSLI "pass" to formal shift_rot proof

remove unneeded spec patching

enable extswsli tests, fix spec-patching

add regression test, simulator is wrong

add simulator test against qemu for extswsli

fix read of sliced register

not perfect but close enough: add read registers RA/S/B/C in parser

add extswsli unit test

add link to rotator, sign-extend mode OP_EXTSWSLI

rename InternalOp to MicrOp

attempting to get test_trap_sim working, seems to switch mode

submodule update

add OP_ATTN test back in

exit FSM when termination detected

code-morph on core connect_instruction

modify PowerDecoder to read LDSTMode correctly

change CSV LD/ST update field to LDSTMode (support cix)

return unsigned int from binary reading

update submodule

missed setting of link register on OP_BC in PowerDecoder2

msb of instruction causing sign-overflow

add std and stdu ldst unit tests

update-mode request write signalled too early

sort out core write latching: gate by busy, and use CompUnit dest output

* clarifying core function unit enable
* disabling wrflag based on fu busy
* NOP enabled when not stopped
g

add bigendian flag

add endian

fix spr setting, set endianness

sigh spelling

add bigendian

more setting bigendian

add bigendian mode to helloworld test

sort out big/little endian startup on qemu

sorting out bigendian/littleendian including in qemu
qemu is a pain!

whoops output trunc_divs not trunc_div

add random mulhd and mulld tests