add debug dir

add quick test of litex bios IMM64 macro

add rlwnm test showing that shift rot OP_RLC proof is incorrect.
using same values as inputs from the proof

line-length / whitespace

expand out for-loop setting up input record subset
this to help in formal proof shiftrot analysis

reorg DecodeB in power_decoder2.py to sign-extend immediates

add more instructions to litex trampoline test (not tested)

restrict external port list further in test_issuer

missed go_i/rel_o rename

WIP: more debugging signals for inspection

WIP: rlwinm/rlwnm/rlwimi-type proofs

Been trying to wittle away at this for several days now, without luck.
What am I missing?!

begin work on TestCase for two DataMergers/Cache

add CacheRecord

core_start/stop/endian were inverted (output)

ha! have to explicitly specify the ports when writing out to ilang or verilog
this gives unused signals that default to a non-zero value to inherently
set by default to that value.
exposing them externally via ports makes setting them the *users*

add trampoline test from litex

set sel line in minerva instruction fetch

ha! found source of XICS test bug: wishbone stb was being left HI
for more than one cycle in the *unit* test, thereby putting spurious
data onto the bus and corrupting transactions

more exploratory testing of XICS, joining ICP and ICS together

modified LDSTSplitter to conform to PortInterface

forgot to rename ad/st in LDSTCompUnitRecord

bit of a big change: add prefixes "cu_" to all CompUnit management signals
also change go/rel to go_i and rel_o at the same time

start on test joining XICS ICS to ICP

tidyup XICS, identify (potential?) bug?

move CR test out of subtest indentation

move SHIFTROT test out of subtest indentation

move actual ALU test out of subTest indentation just like for div

whitespace

clean up branch test_pipe_caller

clean up alu test_pipe_caller

add __init__.py to all source directories

clean up some tests

format some tests

add code for skipping test cases

clean up div pipe tests to allow them to be run in parallel

Merge remote-tracking branch 'origin/master'

fix test_pipe_ilang.py

use ctx.op compare (and muxid) in shiftrot proof
also use correct input record type and spec

split out ilang tests

add more files to .gitignore

format code

add preliminary investigative test of XICS ICS

tidyup/comments in trap proof

add 2nd part of XICS interrupt interface

fix trap proof, and trap main_stage, and pseudocode for rfid
all a bit of a mess, really :)

shorten expected_ to exp_, gets line-length down

MTMSR(D) properties.

As of this commit, the properties for MTMSRD fails because (IBM) bit 30
is not set correctly.  I've double checked my properties against that
specified in the V3.0B specs on page 978.  I've also double-checked the
code in ../main_stage.py.  As of this commit, I *cannot* find the
location of the discrepency.

start on conversion of xics.vhdl to nmigen
see https://bugs.libre-soc.org/show_bug.cgi?id=407

add nop test cases

add test_nop general test case

activate some of new accumulator-based tests in test_issuer

do not need lod_l.q | lsto_l.q can just use lsd_l.q

argh add yet another latch to detect when LD/ST has completed

sigh, issue with detection/waiting for LD/ST CompUnit

convert LDST test to accumulator style

convert Branch test to accumulator style

convert SPR test to accumulator style

convert TRAP test to accumulator style

remove FHDLTestCase

convert CR test to accumulator style

convert mul test to accumulator style

convert shift_rot test to new base accumulator style

convert logical test case to new base class accumulator style

move run_test_program to base class and rename to "add_case"

convert ALU to new accumulator style

again, move large heavily-indented code-block in div test_pipe_caller

run subtest, indentation getting too large, move to function

get div compunit test running (use new way to accumulate tests)

use new test accumulator class in div tests

add common test base class for "accumulating" tests to run

update submodule

remove old div overflow test, keep microwatt version

hilarious.  only just caught a bug where overflow was being taken from Rc

comb += missing

add CR0 regression, expected 0b10 actual 0b11

add regression test 8, DivPipeCore producing spurious result

add pia back in

re-add pia_result_to_output function (minus "typing" which should go in .pyi)

add div compunit test

wait until pipeline indicates that its output is valid in compunit test
DIV and other long pipelines only set wrmask when a result is available
the previous test, "is wrmask zero if so exit" was therefore reading
invalid data.

it was a matter of coincidence that all other compunit tests were only
one stage long that the wrmask *happened* to be valid

move reset of rdmaskn to after "busy"

comment LDST FunctionUnit

going on a bit of a "naming" spree, this for Jean-Paul to be able to
identify operand records on pipelines

add spec page numbers to logical ops

add page-number comments to ALU main_stage

update comment-headers (TODO include page numbers to v3.0B spec)

make trap proof section more readable

Properties for MFMSR

Reorganize code layout

Make proof code match corresponding code in main_stage.  I am constantly
getting confused about what to work on next.  Purely a cosmetic change,
but has impact on cognitive load for me.

WIP: SC properties more closely match doc'd behavior

Update libreriscv/HDL_workflow with instructions how to build and
install power_instruction_analyzer (pia)

WIP: addressing code review, restoring proofs, etc.

got fed up with bit-slice ordering crap.  cut it out

add better comments on field_slice

returned field_slice to original, and added comments
see https://bugs.libre-soc.org/show_bug.cgi?id=325#c134

annoying, yet more typos

annoying, typo

better debug assert log message

too much debug info going past, so add the test registers to the
failed log message

missed import