Update env

New virtual memory implementation (Sv39)

split out S-mode tests and M-mode tests

Don't assume PRV1/2 and IE1/2 are reset

Merge rv64si and rv32si tests

Add fdiv test

need fence before scall for vector mm

push env

relay hwacha cause/aux to scause/sbadaddr

Merge [shm]call into ecall, [shm]ret into eret

revamp vector tests with new privileged spec, and add scalar pt tests

Add PTE dirty bit test

Use hcall instead of mcall

Update to new privileged spec

Added more +/- NaN/inf tests for fcvt.{w/l/wu/lu}.{s/d}

Added -NaN test for fcvt.{w/h}.s

Unify rv32/rv64 timer tests

change organization to riscv

Make rv64uf-p-ldst test the sign bit, too

Change submodule pointers to github.com/riscv

This new organization is designed to make it easier for external
collaborators to contribute.

Fix matmul performance on gcc 4.9

It's just loop interchange in the register blocking loop.

Add LICENSE

Avoid deprecated "b" pseudo-op; use "j" instead

On misaligned fetch, EPC = branch target, not source

We can revert this commit if we decide to change the EPC behavior.

minor mt updates

Remove dependence on machine/syscall.h

Initialize static TLS for the benchmarks

Add more entropy to matrix multiplication input

This will exercise the floating-point units more thoroughly.

Use user stack in supervisor mode

This fixes a race condition, as there was only one kernel stack.

Use new toolchain and calling convention

Rely on assembler to relax far branches

Make timer test more thorough

push env

relax rv32si timer test a bit

remove zscale specific tests

enable make subsets

make rv32si fault load/store test stronger

beef up rv32si tests

blocked mt-matmul

forgot barrier in mt-matmul

Clean up canonical mt benchmarks and reorganize extra versions in /mt. All versions support support at least 1/2/4 threads.

Fix build with riscv-gcc version 4.9

Don't access memory outside of the binary's range

Fix TLS in benchmarks

Linker relaxations were screwing up loading the thread pointer.

push env

Updated mt tests

Enable interrupts in bmarks

Added "simple" test to rv32ui.

updates

update readme

update readme

cleanup README.md for web

prep-for-public: change to https ref for env

Add timer interrupt test

Added a new test case to REMW.

commit high-performance mm (scalar and vector versions)

Adjust hwacha misaligned instruction test to ignore lower 2 bits in comparisons to account for impl differences.

Resync env with riscv-opcodes

Add radix sort benchmark

setStats in benchmarks now should set and unset the stats register. Also, removed legacy SET_STATS macro.

Sync env with opcodes

Make qsort input size more reasonable

Make qsort benchmark more meaningful

Before, we were sorting a sorted array :\

Check FP corner cases and flags

Add fclass.{s|d} test

update env

push env

add vfmsv.{s,d} tests

push env

add keepcfg test

test to see whether vector unit is able to take 2 fmas in parallel

push env

Sort fixes: support for repeated trials.

Merge commit '0661b47765081c710af3df66ec698aa58ff14d5d'

Added TAV sort benchmarks

Run benchmarks in user mode

Merge branch 'master' of github.com:ucb-bar/riscv-tests

Conflicts:
README.md

Updated README to recursively initialize repos

Revert to old AUIPC definition

with env as a submodule, now have to populate it

fix recursive interrupts, and more improvements to code

Improve VM trap entry code

Clean up benchmarks; support uarch-specific counters

push env

Add Stephen's vector FFT code

Add vfmsv instruction test, change vsetprec to vsetucfg

Shrink hex dumps

Add rv32si tests, including illegality of shamt[5]

Minor Makefile improvements

Make CSR test much more robust

Reference TESTNUM instead of x28 directly

Done with rv32ui asm test ports

Fixed srl, srli

srl and srai

First round of rv32ui asm tests

Add CSRRx/CSRRxI test

Add packed vvadd test for confprec Hwacha

Push env

Make LR/SC test more thorough

Update v env