fix TestMemLoadStoreUnit, it required a FSM to monitor write
and also needed to honour the "busy_o" signal

add wishbone Pi2LSUI test

reconfigureable PortInterface testing now possible

name issue in Pi2LSUI

whitespace and imports

whitespace

slight reorg on test_pi2ls.py

correct address in pi2ls

oops forgot to initialise base class of TestMemLoadStoreUnit

add in LenExpand shift/mask

add quick test showing Pi2LSUI not quite reading/writing to
correct addresses

remove extraneous yields

Modify pi2ls so it passes the portinterface unit tests

set address ok and fix unit test to check it properly

add pi.busy_o connection, increase to 64 bit

unit test broken is ok :)

set pi.ld.ok to 1 if pi.is_ld_i is set

Move tests for pimem to new file, add ability to test pi2ls.py

load/store unit test needed to wait for busy_o
otherwise, the bus was still processing the previous transaction

whitespace

clean up output from BareLoadStoreUnit

halve the test memory size again

shrink test memory size down to only 64 words

investigating why write-enable not getting passed through
on nmigen_soc sram

whoops forgot to call parent elaborate

add test of SRAM through wishbone bus

code-morph which redirects lsmem unit test through new ConfigLoadStoreUnit
this to allow wishbone-SRAM test version to be tested with the same
unit test

add a test SRAM that lives behind a minerva LoadStoreUnitInterface

dynamically specify wishbone layout (no longer hardcoded addr/data)

add reconfigureable Load/Store class

extra parameterification of minerva LoadStoreUnits

allow Pi2LSUI to accept incoming PortInterface and LoadStoreUnitInterface

add extra parameter, mask_wid, to TestMemLoadStoreUnit

start connecting up Pi2LSUI

add LenExpand module, tidyup on docstring

add beginnings of Pi2LSUI

add nmigen-soc to dependencies

add attempt at mapping between PortInterface and LoadStoreUnitInterface

rename LoadStoreInterface signals to include _i and _o suffixes
got fed up of not knowing which Signal was which direction

whitespace

Revert "modify PortInterface so subfields include the port's name"

No longer necessary with changes to nmutil f61e3beee

This reverts commit 8c63d6dfe17825ca984854e33e20589df6c5bdb6.

Update comments for LoadStoreUnitInterface

Have lsmem handle stall and valid signals correctly

Update comments on LoadStoreUnitInterface again

Update comments on LoadStoreUnitInterface

Add handling of byte reads and writes

Add more complete testbench for lsmem.py

Super basic first try of testmem with load store unit interface

move comments to minerva LoadStoreInterface

import minerva and use LoadStoreUnitInterface

Add specification for load store interface

modify PortInterface so subfields include the port's name

annoying error in latest nmigen

TstL0CacheBuffer returns array of ports differently now

remove unused module

simplified L0CacheBuffer down to a "PortInterface Arbiter"

add TestMemoryPortInterface class which is designed to replace L0CacheBuffer in
unit tests, allowing L0CacheBuffer to be developed on its own terms

comments for LDST CompUnit test

enable byte-reverse in CompLDSTUnit test

remove CompLDSTOpSubset, replace with just data_len.

move BE/LE byte-reverse into LDSTCompUnit

expand Memory width to 64 and granularity to 16 in SRAM test

add asserts to check data output is correct

add test_sram_wishbone.py
https://bugs.libre-soc.org/show_bug.cgi?id=382

Add code, commented-out, for TRAP so as to not break test_caller.py

whitespace update

move trunc_div and trunc_rem to nmutil

add comments on trunc_div and trunc_rem

add divide-by-zero test to test_div_sim.py

add docstring comment for SelectableInt

add test_0_moduw and correct name to trunc_rem

add abs SelectableInt unit test (very quick)

add SelectableInt.abs
https://bugs.libre-soc.org/show_bug.cgi?id=324#c19

add another bad hack in parser.py which identifies "undefined" slice assignment

add in really bad hack which calls trunc_div or trunc_mod
https://bugs.libre-soc.org/show_bug.cgi?id=324#c16

add trunc_div and trunch_rem to decoder helpers
https://bugs.libre-soc.org/show_bug.cgi?id=324

auto-assign needs to use concat / selectconcat

whoops detected page name wrong, for special case fixedshift

bit of a mess.  getting carry recognised and output for shiftrot
was interfering with fixedarith carry "implicit" computation.
had to special-case this in pywriter.py and parser.py

add auto-assign mode detecting uninitialised variable slices

div needs to be floordiv

add true and floor div to SelectableInt

add simulator test for divw

do mix-in for test_sim.py so that jacob can write some div tests without
having to run all the other ones

add TODO comments to upgrade L0CacheBuffer to a new TestMemoryLoadStoreUnit

parameterise LoadStoreUnitInterface to be expandable

div pipe completed except for tests

finish code to calculate the 64-bit output of the div pipeline

actually remove todo comment for manually checking against instruction models

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

fix bug and manually check div overflow code against instruction models

enable general test cases in test_issuer

got loop example operational by noting when PC fastreg changed

use different way to pass instructions to test_issuer ISACaller

debugging test_issuer.py general test cases

get instructions immediately from assembly code

move test_sim.py unit tests to different class (split)

slightly hacky way to keep an eye on the PC

whoops generate core ilang not TestIssuer

use while / exception in test_compunit loop