add id to norm1

add id to stage1

add id to stage0

add id to align

add id to denorm

add id passthrough to specialcases class

reorg special cases setup

add id_width to parameters

remove unneeded code

reorg setup functions in more add phases

cleanup modules, however multi-cycle align needs to be like norm1

split out single-cycle normalisation to separate module

enable single-cycle in FP16 test

single-shift normalisation right-shift: normalisation now a single-cycle phase

use MultiShiftRMerge module instead of shift_down_multi function

remove chain dependence, calculate ediffs in parallel with comparisons

comment out unneeded code for now

convert to only use one multi-shifter

rename stickybit variable

unit test for multi-bit shift right with merge (sticky bit)

cleanup

small optimisation, move subtraction of -126 from exponent into FPNumBase module, use it there and in normalisation

add 3 extra unit tests

limit count leading zeros to stop exponent shift-amount going below min exp

fix shift class syntax errors (untested)

use priority encoder for normalisation in single cycle (done decrease)

add in FPNumShiftMultiRight class

use bool() function instead of reduce(or_)

got single-cycle align working again (accidental combinatorial loop)

turn FPOp into module

move put_z to PutZ class

reorg pack setup

reorg corrections setup

remove unneeded function call

remove global z as output from specialcases, use sc.out_z

remove unneeded variable, use module overflow to get rounding signal

managed to make round signal an output from normalisation phase

tidyup, remove unneeded intermediate

tidyup, remove unneeded intermediate

reorg FPRound move setup function

add comment about add0+add1 stages

add1 module setup reorg

remove temporary external z, use add0 output, connect as add1 input

reorg: move add0 setup function

use correct local output from pack chain

reorganise normalisation init: move setup function from mod to class

add module links (gives useful names)

complicated way to create a loop inside the normalisation module

remove variable overflow

connect corrections to pack without global z

split roundz from norm z

pass add0 z through to add1 independently

add new temporary z for result chain

connect add1 to norm1 overflow without global store

merge normalise_1 and normalise_2 stages

commennt use of intermediates

store zero-extended a and b in temp signals

store tests in temp signals

experimenting with chaining Overflow module

use output from align as input to add0

remove commented-out code

use GetOpMod for b

create and use GetOp module

move fpnum_b to class FPGetB

narrowing down rounding error to use of Norm1 module

separate denormalisation module and use it

use denorm exponent signal

sorting out unit tests, comply with IEEE754 on RISCV

recompiled sfpy, testing FP16 again

add Makefile patches to README

whoops, overflow not right, reverting

add failed test

assign tests to signals

create single and multi shift cycle, single doesnt work, multi does

more chains between inputs and outputs

move of = Overflow() out of FPADD, use chain

remove tot from FPADD, use chain

connect add0 to add1

create add1 stage module and use it

try some more chaining of inputs to outputs

pass output from normalise_2 to input of roundz

create add0 stage module and use it

name modules correctly

whoops norm2 using norm1 mod

create normalise_2 module and use it

put exponent > 126 logic in FPNumBase, use it in norm module

split out first stage normalisation to module and use it

reduce random case test numbers as well

reduce number of unit test runs to get quicker more comprehensive coverage

split special cases into separate module and use it

create and use FPPack module

create and use corrections submodule

rounding done in module

get roundz state to put answer in explicit output, sync it to z afterwards

clean up unit_test_single get_case based on how dual_add works

clear STB immediately after setting, stops add1 repeating computation

moving internal strobe test forward is ok

invert stb/ack between add1 and add2

experimenting with dual add

trying different testing for 2nd round