compldst_multi: add debug output for dcbz

add test_issuer_dcache.py

ldst: cleanup debug outputs

test_dcbz_pi.py: dcbz now working

revert accidential delete in test_pi2ls.py causing tests to break

test_dcbz_pi.py: do not use problem state

update pi_dcbz function

src/soc/config/test/test_pi2ls.py: add more debug outputs

test_dcbz_pi.py: more work on unit test

update TestRunner, SVSTATE is now a class that inherits from SelectableInt
rather than *contains* a SelectableInt

update SVSTATE to 64 bit length (fortunately very easy)

add more debug outputs, pass dcbz to loadstore/dcache

dcache: improve debug output

use standard create_pdecode in TestRunner

use default decoder, do not pass one in.
inside PowerDecoder2, create default decoder with new "conditions"

more work on test_dcbz_pi.py

pass self.pi.is_dcbz to request

implement pi_dcbz

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

add test_dcbz_pi.py (skeleton only)

Show some usage of PortInterface in action

Add new traces to the GTKWave document

The new traces are related to the state latches, operand fetch and ALU
address generation.

Add operand producers to the parallel LDST Compunit test case

Code from the parallel ALU Compunit test case was successfully reused.
Result consumers are to be added later.
The simulation now runs through the operand fetch phase and the address
ALU phase.

Detect unexpected operand fetches and produced results

When some operands are not used (zero_a and/or imm_ok), raise an error as
soon as rel_o is asserted. Likewise, for results (when not in RA update
mode).

Start of a GTKWave document for the LDST CompUnit parallel unit test

Beginning of a class to make a parallel test case for LDSTCompUnit

For now it just issues an operation. Later it will setup producers and
consumers for input/output operands and the port interface.

cut down on time by uncommenting data not needed, adding documentation

update ldst test case by adding precise timing

propagate new use_svp64_ldst_dec mode through TestCore and TestIssuer

add an explicit PowerDecoder.is_svp64_mode flag to help with detection

dcache: add debug output

update test_ldst_pi.py

uncomment test_dcache_random

src/soc/fu/ldst/loadstore.py: keep data for the whole cycle

update testcase for ldst

whoops Popcount datalen too big (wasted bits). reduce

git submodule update

disconnect pll clock, connected in peripheral interconnect

add in/out of ref_clk and pllclk_clk when PLL enabled

Start a new self-contained test suite for LDSTCompUnit

The idea is to use parallel processes, like on the new ALU CompUnit tests.
In this case, it will include PortInterface emulation as well.
The current goal is to ensure that exception support is properly
implemented.

comment out domains that have already been created

no, do not assign clock to clock!

rename ref to ref_v in PLL due to ref being a verilog keyword

sort out PLL domains but bypass PLL due to lack of time

use DomainRenamer on all sub-components of TestIssuer
except for JTAG and DMI

make core_rst a member of TestIssuerInternal

test_ldst_pi.py: add new test case

test_ldst_pi.py: first version of test_dcache_random()

test_ldst_pi.py: more test_dcache_regression()

adjust PLL connections looking for coriolis2 issue

corrections on spblock ack

classic wishbone mode: must not do ack if already acked

arse. PLL test_issuer clk_sel_i accidentally only 1 bit not 2

remove err feature from sram4k wb

add ldst PortInterface misalign unit test (underway)

rename PLL signals

test_ldst_pi.py: fix race condition causing early stop

wait_ldok: add debug output count

whoops sort out name of SPBlock RAM

change name of submodule to real_pll

match up PLL names

Remove redundant build step

The pywriter script has already ran, as part of the openpower-isa install.

Include missing step in automated build

The newly added pyfnwriter script needs to run just before pywriter.

Move the reset code outside of the sub-test

Even if a sub-test fails, the core still needs to be reset.
This code does not check any assertions, so it's safe to move it outside.

update submodule

update PLL to use Instance

test_ldst_pi.py: add dcache regression and random test from test_dcache.py

add radix MMU "miss" test

clear out request data on return to idle

sort out LoadStore1 misalignment FSM, also required test function pi_ld
to be modified to understand exceptions.  pi_st TODO

remove minerva units previously missed in cleanout

add misaligned load through MMU (which is incorrectly succeeding without error)

minor rework of wb_get, make generic

added STORE test in test_ldst_pi.py, and it worked straight off

update comments in issuer.py regarding a 4th FSM

yet more debug log stuff for DCache, this time on CacheRam, to discern
which SRAM the read/write request went to

fix wb_get error where data was being corrupted
(not WB classic compliant)

add read at different locations in test_ldst_pi.py

add some data for MMU to actually look up

ha, hilarious: swapped TLBUpdate output sizes db_out and pb_out.

whoops TLBIE must *clear* the valid bit not set it.  TLBUpdate

more debug Display in dcache.py

putting in a lot more debug print statements in DCache, investigation

add dcache tlb / pte test

set m_out.load from ldst_r(egister) in LoadStore1

move dcache unit test to separate test_dcache.py

experimentation with MMU-enabled LoadStore1 through PortInterface
added was a way to capture a snapshot of the incoming LD/ST request,
so that it can be re-presented after an MMU lookup.

add debug info, update comments, disable dcache in test
all tracking down bugs in test_ldst_pi.py

start doing virtual memory queries via PortInterface on LoadStore1

whoops missing default zero (no idea how)

addcomments for MMU PortInterface test (how it, um, doesnt actually use PortInterface? :)

bit of a hack to get test_mmu_dcache_pi.py operational.
if missing data from the mem dictionary in wb_get, return zero

whitespace

no need for sel0

pass through MSR.PR through PortInterface, into LoadStore1

connect MSR.PR to PortInterface in LDSTCompUnit

add msr_pr bit in PortInterface

add MSR to LD/ST Input Record

comment tidyup

must also pass through instruction fault exception in LoadStore1