add write_cr to ALU record subset

comment out xer ov/so for now

get carry from cr write_cr

select CR0 write out only when RC=1

set CR0 output when OP_CMP or OP_CMPEQB need it

add in use of "Settle"

add in write-mask into MultiCompUnit and MCU-ALU unit test: bug detected in
RC handling

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

unit test for DataMerger

create read-mask for ALU CompUnit: switches off optional operands

create a write-mask, anything with an "ok" in the Record fields

allow MultiCompUnit outputs to be Records, to capture Data.ok

add read-mask to MultiCompUnit

code-shuffle / comments

mess - but a functional mess.  ALU-MultiCompUnit semi-functional using pipeline

grab other results from ALU pipeline in compunit test

order of XER so/ca wrong way round from regspec

still experimenting with ALU-CompUnit interaction

interesting.  use of Settle() works, showing that Regfile is combinatorial on read

module comments for popcount

comments on popcount

trigger ALU ready when operands ready

fixes for DataMerger

trigger read ALU ready/valid from latch as well

use a latch to communicate read/valid output from ALU

DataMerger: rename addr_match_i to addr_array_i

fixed 'return m is missing'

whitespace fixes

latch all output on ALU output valid

create read-done pulse

write-release moves out of "ALU valid" due to using alu_pulse

signal start of request from when ALU triggers result ready

create rising pulse from ALU valid

names of attributes needs to be dest_o not dest_i

rename output signals in Test ALU

Allow immediate assertion of go in the same cycle as rel

Correct typo

There is no "rd" signal. It's "rel".

Send a one-clock "go" pulse after a configurable number of cycles

messing about with proof_regfile.py

move simple_popcount out of class (does not use any class state)

Added Initial() synchronous check with draft truth
table for rp.ren and wp.wen of Register() in proof_regfile

extra check on rd.req in test_alu_compunit

indention

Add proof for OP_SETB

Update to latest wiki version

Add OP_SETB

Fix test_isel to properly examine registers

unittest for DataMerger

more fixes for DataMerger

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

fixes for l0_cache.py

debug-print rd/wr rel in test_alu_compunit

add quick test of 3-operand DummyALU in MultiCompALU

add 3rd parameter to DummyALU

debugging test_alu_compunit.py

start on a compunit ALU test

update comment

remove trick of not setting SO

Check that rd rises after issue_i, unless it's immediate

hmm....

Add sync Assert for _wrports 'wen' signal in proof_regfile.py, proof
still not working

Store and present parameters together with issue_i

do not use range(0, x) - just range(x)

remove write-block on register zero

code-morph, add TODO on OP_RFID, OP_SC, OP_ADDPCIS

Derive proof_regfile Driver from regfile.Register() so test actually
runs

Fix indentation of regfile/formal/proof_regfile.py

First commit of proof of regfile, not working yet

add LD/ST pipe_data

LogicalOutputData does not need XER.so

comments

remove XER.ca from logical Input Data - not needed

cleanup logical main proof

check cr0, ov and ca ok signals in ALU main_stage proof

add carry-out, overflow and cr0 ok setting in ALU main_stage

add SRR0 to TrapInputData

add links to bugreports into ALu formal proof as well

add links to bugreports into alu output stage proof

check reg output Data.ok in shift_rot formal proof

rename CROutputData.cr_o to just CROutputData.cr

test Data.ok for cr output and full cr output

assign and test on Data, TODO add Data.ok checking in CR proof

Fix bug in alu main stage proof

Move test case parameters to an "operation" member function

This allows running several operation cases in succession, without needing
to restart the processes, losing state and trace history.

I expect the need to synchronize the processes for each new operation.

Merge branch 'master' of ssh://git.libre-riscv.org:922/soc

elaborate function for DataMerger

Remove the monitor process

It may be useful for debugging, but GTKWave is better.
It has served well its purpose, when first setting up the simulation.
Can be added back if needed.

make power function unit enum bitmasked

add extra INT regs port for now, add Fast Regfile

added XER and CR regfiles, using new VirtualRegPort

check assertions

make read/write regs properly internal

add VirtualRegPort test, seems to demonstrate it working

remove sync (not needed)

get score6600_multi.py working again

redo focus of virtual reg port to do only full datawidth not share with mini-regs

Add extras from bottom of the file

Rewrite proof to be more in line with what appears in the wiki

sort-of (maybe) implemented a virtual port on top of RegFileArray.
needs checking

try new variant of VirtualRegFile