name function unit ALUs

comment out DIV unit for now

increase combinatorial stages to 8

reduce DIV radix to 1

add DIV function unit to compunits

add trap function unit into compunits

add bare wishbone option to TestIssuer, sort out ports

use single-arg pspec for TestIssuer and Core

first experimental index.rst for sphinx documentation

add sphinx doc preliminary start

Present the ALU result only when valid_o is active

This should help to catch latching of invalid data.
Also, better demonstrates the valid / ready protocol.

whoops missed some cases in unit test changing ALUHelpers

minor reorg on how Bus and Config classes are set up

whoops swapped trap test instructions accidentally

print out msr for debug

attempting to add SPRs to rfid test

add OP_SC

trap test check results

add name "test_issuer" to ilang conversion

add in trap compunit

add rfid and td/tw trap test

continue debugging trap pipeline

debugging trap pipeline

start running trap unit test, fixing errors

add lte ltu for use by twi and other trap functions

add in pseudocode keyword into mdwn isa files

code-morph on div pipeline

add README for fu directory

use correct ALUHelpers in div test

sort out syntax errors in div

first unit test for div

update submodule to fix div bug

add ignore for parsetab.py

add autogenerated do not commit comment

update submodule to div overflow

separate out divide by zero cases

update OV and OV32 ISACaller flags if overflow occurs

attempting to add overflow setting in ISACaller

whoops, hex parser digits are in multiples of 4 bits

fetch instructions from bare wishbone fetch unit

Start with a simpler test case

Leave other variants (immediate, rdmaskn) for later.

Let p.ready_o be active while the test ALU is idle

The valid/ready protocol doesn't actually forbid p.ready_o
being active while p.valid_i is inactive. It just mean that
the ALU is idle, and is ready to accept new data.

This should help avoiding potential combinatorial loops from
p.ready_o to p.valid_i.

add cached fetch unit pass-through args

need args to WishboneArbiter, match data width size

Add missing ports to the test ALU

read from instruction memory using FetchUnitInterface

add Config Fetch interface and quick unit test

add test instruction memory

add readonly option to TestMemory

expand instruction bus width to 64 bit, start on a mini-cache
for instructions (one line)

parameterise minerva i-cache

got Pi2LSUI FSM working

sram address do not cut by LSBs

new Pi2LSUI working, using PortInterfaceBase

start new version of Pi2LSUI based on PortInterfaceBase

pass addr/mask through to PortInterfaceBase rd/wr addr

cleanup (remove unneeded imports)

more code-shuffle for TestMemoryPortInterface

more code-shuffle for TestMemoryPortInterface

minor cleanup, put get/set rdport/wrport into function

merge LDSTPort into TestMemoryPortInterface

use PortInterface connect_port

use PortInterface connect_port

attempt to get Pi2LSUI FSM working

only activate ld_in_progress if addr is ok

make Memory accessible via TestSRAMBareLoadStoreUnit

increase (double) address width in TstL0CacheBuffer

increase (double) address width in TstL0CacheBuffer

unit test in l0_cache to connect to testpi and test_bare_wb

make PortInterface modules consistent with same API

use ConfigMemoryPortInterface in TstL0CacheBuffer

fix TestMemLoadStoreUnit, it required a FSM to monitor write
and also needed to honour the "busy_o" signal

add wishbone Pi2LSUI test

reconfigureable PortInterface testing now possible

name issue in Pi2LSUI

whitespace and imports

whitespace

slight reorg on test_pi2ls.py

correct address in pi2ls

oops forgot to initialise base class of TestMemLoadStoreUnit

add in LenExpand shift/mask

add quick test showing Pi2LSUI not quite reading/writing to
correct addresses

remove extraneous yields

Modify pi2ls so it passes the portinterface unit tests

set address ok and fix unit test to check it properly

add pi.busy_o connection, increase to 64 bit

unit test broken is ok :)

set pi.ld.ok to 1 if pi.is_ld_i is set

Move tests for pimem to new file, add ability to test pi2ls.py

load/store unit test needed to wait for busy_o
otherwise, the bus was still processing the previous transaction

whitespace

clean up output from BareLoadStoreUnit

halve the test memory size again

shrink test memory size down to only 64 words

investigating why write-enable not getting passed through
on nmigen_soc sram

whoops forgot to call parent elaborate

add test of SRAM through wishbone bus

code-morph which redirects lsmem unit test through new ConfigLoadStoreUnit
this to allow wishbone-SRAM test version to be tested with the same
unit test

add a test SRAM that lives behind a minerva LoadStoreUnitInterface

dynamically specify wishbone layout (no longer hardcoded addr/data)