Revert "add gprs to PowerParser write_regs in p_atom_name"

This reverts commit 11134dd94c4a1d1c1cff15e75d12b50c19c80b36.

add extra missing args to ISA setup in alu test_pipe_caller

if referred to through GPR (GPR[RA]), add to read_regs in parser

add gprs to PowerParser write_regs in p_atom_name

add missing args to ISA

remove fixedlogical.patch - added gprs to PowerParser p_atom_name

docstring on caller.py inject() decorator

add TRAP function, stub

update submodule for sprset.mdwn

add MSR to simulator context

move MSR_PR checking to separate functiong

Fix missing 'comb +='

add python3 env-var if not set in Makefile

experimenting with setting up and testing memory

expand regwid to 64 in l0_cache test

work out how to initialise memory directly

initialise L0 Memory from simulator memory

wait a little for wr.rel to activate if wrmask is active

missing test.mem arg for ISA in test_core

allow Mem initialisation in ISACaller

shift-mask in Simulator Mem class not quite right

write-mask made from LD and Update mode (for data_o and addr_o output)

allow Mem in Simulator to be initialised

use name of unit to write simulator/vcd file

LDSTCompUnit test data structures linked up, starting debugging

allow CompLDSTOpSubset to be passed through to LDSTCompUnit

set up LDSTCompUnit using regspec

add extra bugreport link

whitespace

whitespace indentation

add special-case LDSTFunctionUnit

whoops dest%d_o not dest%d_i

add beginnings of LDST compunit test

whitespace

whitespace / code-munge

comments / whitespace

update stage docstring

code-munge

remove unneeded imports

noticed the regular pattern in all pipe_data.py (regspecs).
removed manual Input/Output Data, use regspecs to create it, in IntegerData

comment out CR assertion for now

Added skeleton fu/trap/test/test_pipe_caller using
fu/cr/test/test_pipe_caller as template

Add trap_input_data.py for fu/trap, cookie-cut from
fu/cr/cr_input_record with all 'CR' references changed to 'Trap'

fix proof_datamerger (see 216#c56)

update comments

add comments and start of elaborate

more comments

more comments

a_i not b_in

add comments

experimenting with CR, not quite right

Made small changes to fu/trap/main_stage to bring nmigen into line with
microwatt VHDL

implement init function of DualPortSplitter

uncomment rtlil.convert in test_l0_cache that causes runtime error

whoops returning cr2 for cr3 regspec map

name regfile ports by name not numerical position

whoops connecting up CR in wrong order.  fixing with list sort

fix syntax errors and use correct FastRegs (SRR0/1 not SRR1/2)

add TODO for MFSPR/MTSPR

refer to srr0/1 not a/b

add msr_copy function and use it in OP_TRAP, OP_RFID and OP_SC

set SRR0 in OP_SC

add OP_RFID SRR0/SRR1 in PowerDecode2

Use a_i and b_i convenience variables instead of a and b registers in
fu/trap/main_stage

testing CRs after writing: not in the right bit-order

remove unneeded code

use common TestCase class in logical

add branch test case to core

no global variables in test suites

sigh.  because POWER. CR index inversion

sigh.  weirdness involving bit-inversion, inconsistency on mfcr and isel

no global variables in test suites

add ShiftRot test case (works only because CRs are not tested)

add both logical and ALU test core

no global variables in test suites

no global variables in test suites

no global variables in test suites

whoops, docstring indentation

add docstrings for read/write port connection

move core code into separate functions, for clarity

reduce amount of code in SelectableInt

oops forgot to switch write-enable off

comment clarify on core

initialise XER from simulation

messing with valid/busy signals in core test

add extra argument (not used) to regfile.py

hmmm sync-delay wport write and wen

whitespace

test actual reg values being produced in core test

use common TestCase in branch

use common TestCase in shift_rot

use common TestCase in alu

move TestCase to common location

move reg setup to earlier in test

comment out wrflag as it should already be in the fu.wr.rel logic

test against Logical (hard-coded change)

add first cut at test core

sync onto fu.go_wr_i otherwise a loop occurs

add rdmask and issue/busy setting

remove unneeded imports